| 主权项 |
1.一种半导体记忆块模组,其特征是具备有:环状之记忆块插座,在外周之上下面设有连接端子,在内面形成有收纳沟;和模组基板,组装有半导体晶片,被收纳在上述之记忆块插座之上述收纳沟;上述之记忆块插座和上述之被收纳之模组基板产生电连接,上述之记忆块插座之上面之连接端子和其他之相同形状之记忆块插座之下面之连接端子,形成机械式之嵌合用来产生电连接。2.如申请专利范围第1项之半导体记忆块模组,其中半导体晶片被组装在上述之模组基板之两面。3.如申请专利范围第1项之半导体记忆块模组,其中上述之记忆块插座形成为可分解,上述之模组基板以可自由接着/脱离之方式被保持在上述之记忆块插座。4.如申请专利范围第3项之半导体记忆块模组,其中上述之记忆块插座之形成是组合构成四边形之三边之零件和构成四边形之一边之零件。5.如申请专利范围第1项之半导体记忆块模组,其中上述之记忆块插座之连接端子形成使上面或下面之一方之凸部和另外一方之凹部嵌合之方式,和在凸部和凹部之1个以上之端面设有接触端子。6.一种半导体装置,其特征是具备有:半导体记忆块模组,具有:环状之记忆块插座,在外周之上下面设有连接端子,在内面形成有收纳沟;和模组基板,组装有半导体晶片,被收纳在上述之记忆块插座之上述收纳沟;上述之记忆块插座和上述之被收纳之模组基板产生电连接,上述之记忆块插座之上面之连接端子和其他之相同形状之记忆块插座之下面之连接端子,形成机械式之嵌合用来产生电连接;和系统基板,装载有上述之半导体记忆块模组;上述之半导体记忆块模组形成与上述之系统基板产生电连接。7.如申请专利范围第6项之半导体装置,其中在上述之模组基板和上述之系统基板之间包夹异方性导电片,用来连接上述模组基板之连接端子和上述系统基板之连接端子。8.如申请专利范围第6项之半导体装置,其中具备有散热翼片连接到上述半导体记忆块模组之上述记忆块插座之上面,上述之记忆块插座之上面之连接端子形成与上述散热翼片之下面机械式嵌合之方式。9.如申请专利范围第8项之半导体装置,其中在上述之半导体晶片和上述之散热翼片之间包夹有散热片。10.如申请专利范围第6项之半导体装置,其中具备有散热模组包含有:环状之记忆块插座,在外周之上下面设有连接端子,在内面形成有收纳沟;和散热基板,组装有散热记忆块,被收纳在上述之记忆块插座之上述收纳沟;将上述之散热模组积层在上述之半导体记忆块模组之上,使上述半导体记忆块模组之记忆块插座之上面之连接端子形成与上述散热模组之记忆块插座之下面之连接端子进行机械式之嵌合。11.如申请专利范围第10项之半导体装置,其中在上述之半导体晶片和上述之散热基板之间包夹有散热片。12.如申请专利范围第6项之半导体装置,其中积层2段以上之上述半导体记忆块模组。13.如申请专利范围第12项之半导体装置,其中在积层后之半导体记忆块模组之模组基板之间包夹有异方性导电片,用来进行上述模组基板之连接端之相互间之连接。14.如申请专利范围第6项之半导体装置,其中将上述之半导体记忆块模组装载在上述系统基板之两面中之多个指定位置。15.如申请专利范围第14项之半导体装置,其中具备有散热板桥接在被装载于上述之多个指定位置之半导体记忆块模组之记忆块插座之各个之上面。图式简单说明:图1(a)、1(b)是本发明之实施形态1之半导体装置之构造剖面图。图2是本发明之实施形态1之具备有导电片等之半导体装置之构造剖面图。图3是斜视图,用来说明本发明之实施形态3之半导体装置之记忆块插座之形态。图4是对于本发明之实施形态4之半导体装置,使用L型插座之组装方法之说明图。图5是对于本发明之实施形态5之半导体装置,使用型记忆块插座和一型插座之组装方法之说明图。图6是对于本发明之实施形态6之半导体装置,以3次元组装记忆块插座之构造剖面图。图7是对于本发明之实施形态7之半导体装置,以3次元组装记忆块插座和使用有异方性导电片之构造剖面图。图8是将记忆块插座装载在本发明之实施形态8之半导体装置之系统基板后之构造剖面图。图9是将记忆块插座装载在本发明之实施形态9之半导体装置之系统基板,和装载有共同散热板之构造剖面图。图10之(a)是剖面图,用来说明本发明之实施形态10之半导体装置之记忆块插座端子之构造,(b)是斜视图,用来说明图10(a)之记忆块插座端子之构造。图11是本发明之实施形态11之装载有散热模组之半导体装置之剖面构造图。图12是本发明之实施形态12之将半导体晶片装载在系统基板之两侧之半导体装置之剖面构造图。图13(a)、13(b)是构造剖面图,用来表示本发明之实施形态13之半导体装置之连接端子之形状。图14是斜视图,用来表示习知之半导体装置(第1习知技术)。图15是构造剖面图,用来表示习知之半导体装置(第2习知技术)。 |
