一种降低浅沟隔离边缘漏电流的方法

摘要

本发明系提供一种降低一半导体晶片上之浅沟隔离边缘漏电流的方法。该半导体晶片上包含有一矽基底及复数个利用高密度电浆化学气相沉积法(HDPCVD)形成之矽氧材料填充的浅沟隔离。该方法首先利用一磷矽玻璃构成或使用一常压化学气相沉积法于该半导体晶片表面形成一矽氧层，并于该矽氧层表面形成一光阻层。接着在该光阻层表面上定义一用来作为金属矽化物阻挡(SAB)之图案，然后昇温该半导体晶片，并利用一氢氟酸之蒸气(vapor)来沿着该光阻层之图案蚀刻该矽氧层，以提高该矽氧层与各该浅沟隔离边缘之矽氧材料的蚀刻选择比，进而裸露预定用来形成一金属矽化物层之部分基底表面，同时减少各该浅沟隔离边缘之矽氧材料的损失量，以有效降低知元件之接合漏电流。最后再进行一自动对准金属矽化物制程(salicide)，于该预定用来形成金属矽化物层之部分基底表面形成该金属矽化物层。

主权项

1.一种降低一半导体晶片上静电放电(electrostaticdischarge, ESD)保护电路中之浅沟隔离(shallow trenchisolation, STI)边缘漏电流(leakage current)的方法,该半导体晶片上包含有一基底(substrate),该浅沟隔离设于该基底上,且其系填充由一高密度电浆化学气相沉积法(high density plasma chemical vapor deposition, HDP CVD)所沉积之矽氧材料,该方法包含有:于该基底表面以及该浅沟隔离顶部表面形成一矽氧层,该矽氧层系由磷矽玻璃(PSG)所构成或利用一常压化学气相沉积法(atmospheric pressure CVD, APCVD)沉积而成;于该矽氧层表面形成一光阻层(photoresist);于该光阻层表面上定义一用来作为金属矽化物阻挡(salicide barrier, SAB)之图案(pattern);将该半导体晶片昇温,并利用一氢氟酸气体(HF)沿着该光阻层之图案蚀刻该矽氧层,以使该浅沟隔离顶部表面以及预定用来形成一金属矽化物层之部分基底表面裸露;以及于该预定用来形成金属矽化物层之部分基底表面形成该金属矽化物层。2.如申请专利范围第1项之方法,其中该矽氧层之厚度约为500埃(angstrom)。3.如申请专利范围第1项之方法,其中将该半导体晶片昇温之步骤约将该半导体晶片由摄氏25度加热至摄氏50度。4.如申请专利范围第1项之方法,其中该氢氟酸与水之比例约为1:100。5.一种降低一半导体晶片上之浅沟隔离(shallow trench isolation, STI)边缘漏电流(leakage current)的方法,该半导体晶片上包含有一基底(substrate),该浅沟隔离设于该基底上,该方法包含有:于该基底表面以及该浅沟隔离顶部表面形成一矽氧层;于该矽氧层表面形成一光阻层(photoresist);于该光阻层表面上定义一罩幕(mask)之图案(pattern);将该半导体晶片昇温,并利用一氢氟酸气体(HF)沿着该光阻层之图案蚀刻该硬氧层,以使该浅沟隔离顶部表面以及预定用来形成一金属矽化物层之部分基底表面裸露;以及于该预定用来形成金属矽化物层之部分基底表面形成该金属矽化物层。6.如申请专利范围第5项之方法,其中该浅沟隔离以及该金属矽化物层系用于一静电放电(electrostatic discharge, ESD)保护电路中。7.如申请专利范围第5项之方法,其中该浅沟隔离内填充之矽氧材料与该矽氧层之蚀刻选择比约为1:1000至1:2900。8.如申请专利范围第5项之方法,其中该浅沟隔离内填充之矽氧材料系利用一高密度电浆化学气相沉积法(high density plasma chemcal vapordeposition, HDP CVD)所沉积而成。9.如申请专利范围第5项之方法,其中该矽氧层系由磷矽玻璃(PSG)所构成或利用一常压化学气相沉积法(atmospheric pressure CVD, APCVD)沉积而成。10.如申请专利范围第5项之方法,其中该矽氧层之厚度约为500埃(angstrom)。11.如申请专利范围第5项之方法,其中将该半导体晶片昇温之步骤约将该半导体晶片由摄氏25度加热至摄氏50度。12.如申请专利范围第5项之方法,其中该氢氟酸与水之比例约为1:100。图式简单说明:图一到图四为习知制作一静电放电保护电路的方法示意图。图五至图九为本发明制作一静电放电保护电路的方法示意图。