| 摘要 |
<p>La présente invention concerne un émetteur destiné aux systèmes de communication à débit élevé, qui comprend plusieurs, de préférence deux, circuits d'attaque dont chacun possède une résistance de terminaison en série, lesdites résistances de terminaison en série étant connectées à la ligne de transmission. Les circuits d'attaque sont commandés en deux modes. Dans le premier mode, une unité de commande fournit aux circuits d'attaque un signal qui est fonction des données d'entrée pour fournir aux circuits d'attaque de l'émetteur une ligne de communication avec une impédance de sortie égale à l'action parallèle de toutes les résistances de terminaison. Dans le deuxième mode, l'unité de commande génère un signal pour que les circuits d'attaque avec les résistances de terminaison en série agissent comme un circuit de terminaison parallèle. Aucune donnée réelle n'est transmise dans ce mode. Dans un mode de réalisation préféré, pour obtenir ce résultat, un circuit d'attaque ou un groupe de circuits pilotent un signal de niveau logique alors que les autres circuits pilotent l'opposé de ce signal.</p> |
