| 摘要 |
<p>본 발명은 막형상 복합구조체 및 그 제조방법에 관한 것으로서, 반도체 단결정 기판 등으로 이루어진 반도체층(1) 상에는 두께 20㎚ 이하의 금속층(2)이 형성되어 있고 금속층(2)은 반도체층(1)과 직접 접하고 있는 제 1 영역(A)과, 반도체층(1) 사이에 절연체, 금속층(2)과는 다른 금속 또는 반도체층(1)과는 다른 반도체로 이루어지며, 또한 두께 10㎚ 이하의 중간층(3)이 끼워진 제 2 영역(B)을 구비하고 있고 제 1 영역(A)과 제 2 영역(B)은 쇼트키 전류, 특히 쇼트키 장벽 높이가 다르며, 이 각 영역(A,B)는 모두 나노레벨의 크기를 갖고 또한 각 영역(A,B) 내에서의 각 계면은 각각 실질적으로 균일한 포텐셜 장벽을 갖고 있으며, 이와 같은 막형상 복합 구조체는 나노레벨에서의 반도체 소자의 미세화나 새로운 기능소자 등의 실현에 공헌하는 것을 특징으로 한다.</p> |
