发明名称 | 一种集成电路封装用基板结构及其制造方法 | ||
摘要 | 本发明是一种集成电路之基板制程,其步骤包括在一铜箔基材上定义出数个导体柱,于该铜箔基材覆以一或多层核心绝缘层,覆合后导体柱一端埋在该核心绝缘层内,开启各该导体柱上方的核心绝缘层,形成数个盲孔,接着镀满或镀上一层铜于各该盲孔,并于核心绝缘层上侧表面镀上一层面铜,蚀刻定义出上、下电路层,最后分别覆盖上一层防焊材作保护以形成本发明的集成电路封装用基板。 | ||
申请公布号 | CN1348204A | 申请公布日期 | 2002.05.08 |
申请号 | CN01136592.7 | 申请日期 | 2001.10.19 |
申请人 | 全懋精密科技股份有限公司 | 发明人 | 许诗滨 |
分类号 | H01L21/48;H01L21/60;H01L23/12;H05K3/00 | 主分类号 | H01L21/48 |
代理机构 | 北京康信知识产权代理有限责任公司 | 代理人 | 刘国平 |
主权项 | 1、一种集成电路封装用基板制造方法,包括以下步骤:(a)提供一铜箔基材,以蚀刻等方式定义出数个导体柱;(b)将一核心绝缘层与该铜箔基材作压合,使该导体柱一端埋在该核心绝缘层内;(c)开启各该导体柱上方的所述核心绝缘层,形成数个盲孔;(d)对所述核心绝缘层上侧表面及数个盲孔镀上一层面铜;(e)蚀刻定义出上、下电路层。 | ||
地址 | 中国台湾 |