| 摘要 |
<p>본 발명은 병렬 사건전파 방식에 의한 타이밍 분석 기법을 이용하여 디지털회로의 면적의 증가를 최소한으로 억제하면서, 주어진 지연시간 조건을 만족시키도록 하는 디지털회로의 지연시간 조건 재합성 시스템 및 그 방법에 관한 것으로서, 디지털회로의 분석을 수행하는 회로분석 모듈; 각 회로선에 대한 변화를 스케쥴하는 사건스케쥴 모듈; 입력사건에 따라 출력사건을 계산하는 게이트 모듈; 디지털회로의 타이밍분석을 수행하여 지연시간을 확인하고 후방추적에 의하여 임계경로를 찾는 타이밍분석 모듈; 여러가지 지연시간을 갖는 게이트들을 저장하는 라이브러리 모듈; 지연시간 조건이 만족될때까지 디지털회로에 포함된 특정 게이트들을 라이브러리 모듈에 저장된 게이트로 치환하는 재합성 모듈; 처리결과를 사용자에게 알려주는 동시에 저장을 수행하는 후처리 모듈;을 포함하고, 각 게이트들에 대하여 각 주입력에 정,부사건을 스케줄하고 사건을 전파시키는 제1 과정; 주출력까지 사건이 전파되면 전파시간이 지연시간 조건을 만족하는지 비교하고, 만족하지 않는 경우 사건이 전파되어온 경로를 주입력까지 역추적하여 경로를 확인하는 제2 과정; 및 경로 상의 각 게이트에 대하여 지연시간이 축소된 게이트로 대치가 가능한지를 판단한 후 대치가 가능하면 이를 대치시켜 경로 지연시간을 수정하는 제3 과정;을 포함하는 것을 특징으로 한다.</p> |
