| 主权项 |
1.一种半导体积体电路晶片与表面黏着结构之间的热应力吸收介面结构,包括:一加长导电凸垫,具有第一长度端与第二长度端,以及一侧边;以及一装置,热循环中,当该凸垫的第二端向下移动时,让该凸垫的第一端向上移动,另一方式是,当该凸垫的第二端向上移动时,让该凸垫的第一端向下移动,该装置具有一中心轴,其中凸垫的上下移动是在中心轴取得平衡。2.如申请专利范围中第1项之介面结构,其中该凸垫包括一互连线,从第一端与第二端之间的侧边沿着中心轴延伸出去,互连线是以电气方式连接到半导体积体电路晶片。3.如申请专利范围第1项之介面结构,进一步包括在凸垫上的导电凸块,其中导电凸块是安置在表面黏着结构上。4.如申请专利范围第3项之介面结构,其中该导电凸块相对于表面黏着结构的表面,在热循环时,保持正常关系。5.如申请专利范围第2项之介面结构,其中该装置包括一般的平面多层结构。6.如申请专利范围第5项之介面结构,其中至少有二层的多层结构具有不同的弹性模数。7.如申请专利范围第5项之介面结构,其中多层结构包括:第一高分子层以及覆盖住第一高分子层的第二高分子层;当热循环期间,该第一与第二高分子层以及包括第一端与第二端中间之互连线的凸垫,一起让加长导电凸垫做上下移动,并让第一与第二高分子层做弹性变形,以容纳下平衡于中心轴上之凸垫的上下移动,以吸收掉或消散掉热循环时所产生的热应力。8.如申请专利范围第7项之介面结构,其中该第一高分子层是用弹性模数约5-200 MPa的材料来构成,而该第二高分子层是用弹性模数约1-20 GPa的材料来构成。9.如申请专利范围第7项之介面结构,其中该第一高分子层包括黏弹体,而且该黏弹体包括聚矽氧烷。10.如申请专利范围第7项之介面结构,其中该第一高分子层的厚度约5-35m之间。11.如申请专利范围第7项之介面结构,其中该第二高分子层包括聚乙醯铵。12.如申请专利范围第7项之介面结构,其中该第二高分子层的厚度约2-50m。13.如申请专利范围第7项之介面结构,其中该第一高分子层本质上从平视角度看是形成椭圆形。14.如申请专利范围第1项之介面结构,其中该凸垫从平视角度看是椭圆形。15.一种半导体积体电路晶片与表面黏着结构之间的热应力吸收介面结构,包括:一加长导电凸垫,具有第一长度端与第二长度端,以及一侧边,该凸垫具有互连线,从第一端与第二端中间的侧边延伸出去,该互连线是以电气方式连接到该晶片上;以及具有曝露表面的第一高分子层以及第二高分子层,每个都具不同弹性模数,安置在该凸垫底下,该第二高分子层延伸到本质上第一高分子层的整个曝露表面,以吸收掉热循环期间的热应力。16.如申请专利范围第15项之介面结构,进一步包括在凸垫上的导电凸块,其中导电凸块是安置在表面黏着结构上。17.如申请专利范围第16项之介面结构,其中该导电凸块相对于表面黏着结构的表面,在热循环时,保持正常关系。18.如申请专利范围第15项之介面结构,其中该第一高分子层包括黏弹体。19.如申请专利范围第18项之介面结构,其中该黏弹体包括聚矽氧烷。20.如申请专利范围第15项之介面结构,其中该第一高分子层的厚度约5-35m之间。21.如申请专利范围第15项之介面结构,其中该第二高分子层包括聚乙醯铵。22.如申请专利范围第21项之介面结构,其中该第二高分子层的厚度约2-50m。23.如申请专利范围第15项之介面结构,其中该第一分子层本质上从平视角度看是形成椭圆形。24.如申请专利范围第15项之介面结构,其中该凸垫从平视角度看是椭圆形。25.一种半导体介面结构,包括:一加长导电凸垫,具有一长轴与一短轴;一支撑结构,具有横切面是圆锥状的形状,该支撑结构是在凸垫底下,用来在热循环时,绕着短轴摇摆。26.如申请专利范围第25项之半导体介面结构,进一步包括:一高分子层,覆盖住圆锥形支撑结构。27.如申请专利范围第26项之半导体介面结构,其中圆锥形支撑结构包括一黏弹体,且该高分子层包括聚乙醯铵。28.如申请专利范围第25项之半导体介面结构,其中该凸垫从平视角度看是椭圆形。29.如申请专利范围第25项之半导体介面结构,其中该凸垫具有互连线,是从中心,沿着短轴而延伸出去。30.一半导体组合体,包括:一半导体积体电路晶片,具有复数个晶片垫以及钝化层;复数个加长导电凸垫,每个凸垫都具有第一长度端与第二长度端,每个凸垫都具有互连线,从第一端与第二端中间的侧边延伸出去,该互连线是以电气方式连接到晶片;以及复数个多层热应力吸收结构,每个都安置在其中一凸垫底下,每个多层结构都具有中心轴。31.如申请专利范围第30项之半导体组合体,进一步包括在凸垫上的导电凸块,其中该导电凸块是安置在表面黏着结构上。32.如申请专利范围第30项之半导体组合体,其中每个多层结构都包括:第一高分子层以及覆盖住该第一高分子层的第二高分子层。33.如申请专利范围第32项之半导体组合体,其中第一与第二高分子层,以及包括从第一端与第二端中间的侧边沿着中心轴而延伸出去之互连线的凸垫,一起在热循环时让凸垫的第一端在凸垫的第二端向下移动时能向上移动,以及另一方式是,让第一端在凸垫的第二端向上移动时能向下移动,第一与第二高分子层做弹性变形,以容纳下热循环时凸垫的上下移动,以吸收掉或消散掉热循环时所产生的热应力,进而让凸垫的上下移动以及第一与第二高分子层的变形在中心轴上能平衡。34.如申请专利范围第33项之半导体组合体,其中多层结构是以物理性的方式而相互分隔开,使得每个个别的多层结构可以变形,以容钠相关凸垫的移动,而不会相互干扰到。35.如申请专利范围第30项之半导体组合体,其中复数个加长导电凸垫是以辐射方式安置。36.如申请专利范围第30项之半导体组合体,进一步包括:筛网图案导体层,在复数个多层结构底下。37.如申请专利范围第30项之半导体组合体,进一步包括:凸块底下冶金术,在每个加长凸垫上。38.如申请专利范围第30项之半导体组合体,其中该第一高分子层包括黏弹体。39.如申请专利范围第30项之半导体组合体,其中该第二高分子层包括聚乙醯铵。40.如申请专利范围第30项之半导体组合体,其中该第一高分子层在平视角度看本质上是椭圆形。41.如申请专利范围第30项之半导体组合体,其中该导电凸垫在平视角度看具有椭圆形状。42.如申请专利范围第30项之半导体组合体,其中该半导体组合体是晶圆级封装(WLP)。43.如申请专利范围第30项之半导体组合体,其中包括互连线的该导电凸垫是用Cr/Cu/Cu/Ni来形成。44.如申请专利范围第43项之半导体组合体,其中该导电凸垫的厚度约1-20m。45.一种形成晶圆级封装(WLP)的方法,包括:提供具有复数个半导体晶片与复数个割线的半导体晶圆,每个半导体晶片具有复数个晶片垫与一钝化层;在最后结构上形成多层热应力吸收支撑结构;在多层支撑结构上形成第一图案导体层;在第一图案导体层上形成第一图案绝缘层,第一图案绝缘层具有一开口,该开口曝露出一部分第一图案导体层;将导电凸块安置在曝露第一图案导体层上;以及分割该晶圆,以分隔开半导体晶片,完成WLP第一图案导体层。46.如申请专利范围第45项之方法,在多层支撑结构形成之前还进一步包括:在钝化层上形成第二图案绝缘层;以及在第二图案绝缘层上形成第二图案导体层。47.如申请专利范围第45项之方法,其中该第二图案导体层包括筛网图案金属层,给接地用。48.如申请专利范围第45项之方法,其中该第二图案导体层是用由Ti,TiN,TaN与WN所构成的群组中选取出一材料,覆盖住核心铜层来形成。49.如申请专利范围第45项之方法,其中该多层支撑结构包括:形成具有曝露表面的第一高分子层;以及用第二高分子层覆盖住曝露的第一高分子层。50.如申请专利范围第49项之方法,其中该第一高分子层的形成会产生具有本质上是椭圆形的第一高分子层。51.如申请专利范围第49项之方法,其中该第一高分子层的形成是利用旋转涂布以及后续的蚀刻处理,或筛网印刷来进行。52.如申请专利范围第45项之方法,其中该第一图案导体层包括:形成具有第一长度端与第二长度端的加长导电凸垫,该凸垫具有互连线,从第一端与第二端中间的侧边延伸出。53.如申请专利范围第45项之方法,其中该第一图案导体层包括Cr/Cu/Cu/Ni。54.如申请专利范围第45项之方法,其中该第一图案导体层的厚度约1-20m。55.如申请专利范围第45项之方法,其中该第一图案导体层的形成包括结合蚀刻处理与溅射,蒸镀或非电气电敷。56.如申请专利范围第45项之方法,其中该导电凸块是焊接球。57.一种形成热应力吸收介面结构给半导体封装用的方法,包括:提供具有复数个晶片垫与一钝化层的半导体晶片;在最后结构上形成多层热应力吸收支撑结构;在多层支撑结构上形成第一图案导体层;在第一图案导体层上形成第一图案绝缘层,第一图案绝缘层具有一开口,该开口曝露出一部分第一图案导体层;以及将导电凸块安置在曝露第一图案导体层上。58.如申请专利范围第57项之方法,其中该多层热应力吸收支撑结构的形成包括:第一高分子层;以及用第二高分子层覆盖住该第一高分子层。59.如申请专利范围第57项之方法,其中该第一高分子层的形成产生具有本质上是椭圆形的第一高分子层。60.一种形成晶圆级封装(WLP)的方法,包括:提供具有复数个半导体晶片与复数个割线的半导体晶圆,每个半导体晶片具有复数个晶片垫与一钝化层;在最后结构上形成多层热应力吸收支撑结构;在相对的一个或多个多层支撑结构上形成具有一个或多个导电凸垫的第一图案导体层,其中该一个或多个导电凸垫包括第一长度端与第二长度端,该一个或多个导电凸垫具有互连线,从第一端与第二端中间的侧边延伸出去;在第一图案导体层上形成第一图案绝缘层,该第一图案绝缘层具有一个或多个开口,该一个或多个开口曝露出相对应一个或多个的导电凸垫;将导电凸块安置在曝露相对应一个或多个的导电凸垫上;以及分割该晶圆,以分隔开半导体晶片,完成WLP第一图案导体层。61.如申请专利范围第60项之方法,其中该多层支撑结构的形成包括:形成具以曝露表面的第一高分子层;以及用第二高分子层覆盖住该曝露第一高分子层。62.如申请专利范围第60项之方法,其中该多层支撑结构的形成包括:形成具有第一长度端与第二长度端的加长导电凸垫,该导电凸垫具有互连线,从第一端与第二端中间的侧边延伸出去。63.一种供具一般平面表面黏着结构之一般平面片半导体电路用的热应力吸收介面结构,以相反且平行的关系安置该电路,该介面结构包括:导电凸块,安置在加长导电凸垫,是以电气方式接触在一起,该导电凸块向外并垂直于表面黏着结构的表面延伸出去,而该表面黏着结构是在该电路的相反侧;以及多层震波吸收垫,在该加长导电凸垫以及导电凸块底下,该加长导电凸垫具有纵轴与横轴,该多层震波吸收垫在相对于该电路之表面黏着结构的热应力诱发倾斜下,可以做弹性变形,进而该多层震波吸收垫在介面电路与表面黏着结构的热应力期间,会弹性变形,以吸收掉电路与表面黏着结构之间的角度移动。64.如申请专利范围第63项之介面结构,其中该加长导电凸垫是椭圆形状。65.如申请专利范围第63项之介面结构,其中该加长导电凸垫包括从中心延伸出去的互连线,该互连线是以电气方式连接到半导体电路。图式简单说明:图1是依据本发明实施例热应力吸收介面结构的剖示图。图2是依据本发明实施例加长导电凸垫以及延伸出去互连线的平视图。图3是不同热循环阶段中热应力吸收介面结构的剖示图,亦即加热与冷却,显示出凸垫的上下移动,以便吸收掉热应力。图4是包括半导体积体电路晶片以及其上所形成切割线之半导体晶圆的示意顶视图。图5是具有曝露出晶片垫之钝化层的一部分半导体基底剖示图。图6是显示在图5钝化层上之图案高分子层的剖示图。图7是显示给晶片垫与包括接地金属层之导电凸垫间的电气互连用之图案金属层的剖示图。图8A是显示第一高分子层的剖示图,形成依据本发明实施例热应力吸收介面结构。图8B是图8A的平视图。图9是显示覆盖在图7第一高分子层上的第二高分子层之剖示图。图10A是另一形成如图2所示之导电凸垫以及延伸出去之互连线的图案金属层剖示图。图10B是图10A的平视图,显示形成导电凸垫以及互连线的第一图案导电层。图11是显示覆盖在图10A与图10B所示的图案金属层上之图案介电层的剖示图。图12是显示覆盖住导电凸垫之导电凸块的剖示图。 |
