| 主权项 |
1.一种单晶片微电脑,为内藏作为程式记忆体之可电气消除资料且写入及读出资料之非挥发性记忆体之单晶片微电脑,其特征为:具备消除特性比前述记忆胞阵列内的非挥发性记忆体差之参照用非挥发性记忆体;以及依据前述参照用非挥发性记忆体之参照结果,而变更预先储存于前述非挥发性记忆体之特定位址领域之关于消除动作的设定条件之控制电路。2.如申请专利范围第1项之单晶片微电脑,其中前述控制电路所控制之关于消除动作的设定条件,系消除电压或消除时间者。3.一种单晶片微电脑,为内藏作为程式记忆体之可电气消除资料且写入及读出资料之非挥发性记忆体之单晶片微电脑,其特征为:具备消除特性比前述记忆胞阵列内的非挥发性记忆体,差之参照用非挥发性记忆体;以及依据前述参照用非挥发性记忆体之参照结果,而控制变更预先储存于前述非挥发性记忆体之特定位址领域之感测放大器的读出动作时的基准位准之控制电路。4.如申请专利范围第1或第3项之单晶片微电脑,其中前述参照用非挥发性记忆体与记忆胞阵列内的非挥发性记忆体相比,为闸极长度较长或闸极宽度较窄之记忆胞构造者。图式简单说明:第1图为用以说明适用于本发明的非挥发性记忆体的一实施形态之动作的特性图。第2图为表示适用于本发明之非挥发性记忆体之记忆体阵列的示意图。第3图为表示本发明单晶片微电脑之方块图。第4图为用以控制非挥发性记忆体之写入电压、消除电压及读出电压的时间之电路方块图。第5图为用以控制非挥发性记忆体之写入电压、消除电压及读出电压的大小之电路方块图。第6图为用以控制感测放大器之基准电压的电路方块图。第7图为表示非挥发性记忆体之感测放大器部份的方块图。第8图为表示非挥发性记忆体之程式状态的记忆胞构造图。第9图为表示在程式状态之非挥发性记忆体之读出状态的记忆胞构造图。第10图为表示在非程式状态之非挥发性记忆体之读出状态的记忆胞构造图。第11图为表示非挥发性记忆体之消除状态的记忆胞构造图。第12图为用以说明习用非挥发性记忆体之问题点之特性图。第13图为用以说明适用于本发明非不挥发性记忆体的其他实施形态之动作的特性图。 |
