| 主权项 |
1.一种半导体装置之制造方法,其特征在于包含有:于基板上形成导电膜之步骤;使前述基板设置于处理室内之步骤;于前述处理室内,施加UHF电力而产生电浆,处理室内0.1以上0.5Pa以下之压力,0.6mA/cm2以上1.0mA/cm2以下之离子电流密度,利用前述电浆乾蚀刻前述导电膜之步骤。2.根据申请专利范围第1项之半导体装置之制造方法,其中于处理室外周设有线圈,可调整于线圈内流动之电流。3.根据申请专利范围第1项之半导体装置之制造方法,其中前述电浆系利用ECR共振产生,在基板之中心轴上时,ECR面位于处理室之外部,在外周部时,ECR面位于处理室之内部。4.根据申请专利范围第1项之半导体装置之制造方法,其中前述电浆系利用ECR共振产生,在基板之中心轴上时,ECR面位于处理室之内部,在外周部时,ECR面位于处理室之外部。5.一种半导体装置之制造方法,其特征在于包含有:于基板上形成导电膜之步骤;于处理室内,以下面形成凸之ECR面的状态,藉电浆蚀刻前述导电膜之步骤。6.根据申请专利范围第5项之半导体装置之制造方法,其中前述电浆系藉由投入UHF电力产生。7.根据申请专利范围第5项之半导体装置之制造方法,其中朝下形成凸之ECR面系藉由设于处理室外周之螺管线圈流动预定之电流所形成的。8.一种半导体装置之制造方法,其特征在于准备乾蚀装置,其包含有:处理室;设置于前述处理室外部之线圈;供给用以使前述处理室内之气体电浆化的电磁波之天线;使前述天线与处理室分离之分离板;设于离前述天线之中心部位置的上部且高度为30mm以上之空洞部;于处理室内,以与前述天线对面之方式配置主面上形成有导电膜之半导体基板;另在前述处理室内之天线侧形成凸型ECR而下,同时并选择性乾蚀刻前述导电膜。9.一种半导体装置之制造方法,其特征在于包含有如下步骤:于处理室内设置一形成导电膜之半导体基板;于前述处理室内以ECR面朝上呈凸之状态,使电浆点火;以ECR面朝下呈凸之状态,藉电浆乾蚀刻加工导电膜。10.一种半导体装置之制造方法,其特征在于包含有如下步骤:于半导体基板上形成导电膜;于处理室内,计算离子电流密度之面内分布,依据此计算结果,控制设于处理室外周之螺管线圈的电流,以朝下形成凸之ECR面状态,藉电浆蚀刻导电膜。11.根据申请专利范围第10项之半导体装置之制造方法,其中设置于前述处理室内且设置有半导体基板之试料台,系施加高周波偏压,并监视高周波偏压之波峰至波峰电压,而求取离子电流密度之面内分布。12.一种半导体装置之制造方法,其特征在于包含有:于形成有氧化膜之半导体基板主面上,形成导电膜之步骤;于上述导电膜上之特定部份形成掩模之步骤;将上述形成有掩模之半导体基板设于处理室内之步骤;及在上述处理室内施加UHF电力而产生电浆,将上述导电膜以电浆乾蚀刻未形成上述掩模之部份,而形成复数个闸极之步骤。13.根据申请专利范围第12项之半导体装置之制造方法,其中该形成复数个闸极之步骤,系将上述处理室内设于0.1-0.5pa以下之压力下进行者。14.根据申请专利范围第12项之半导体装置之制造方法,其中该闸极之一部份系以含上述导电膜之n型杂质的一部份,而该闸极之另一部份系以不含上述导电膜之n型杂质的其他部份,分别选择地接受蚀刻而形成者。15.一种半导体装置之制造方法,该半导体装置中,于半导体基板上具有氧化膜,且具有由在该氧化膜上之一部份上彼此接近的复数配线所构成之密图案、及在上述氧化膜上其他部份上之由自上述密配线弧立的配线所构成之疏图案;其特征在于包含有:(1)在上述氧化膜上形成配线形成用堆积膜之步骤;(2)在上述堆积膜上,形成掩模,以供形成上述密图案及疏图案之步骤;(3)将上述形成有掩模之半导体基板,设置于电浆处理室内之步骤;(4)在上述处理室内,以自天线所放射之UHF带电磁波与磁场之电子回旋加速器谐振而产生特定之气体电浆,利用上述气体电浆将未形成有上述掩模之部份的上述堆积膜乾蚀刻,藉而形成上述密图案及疏图案之步骤。16.根据申请专利范围第15项之半导体装置之制造方法,其中该(4)步骤中,上述UHF带电磁波系300MHz以上1GHz以下之频带者。17.根据申请专利范围第15项之半导体装置之制造方法,其中该(1)步骤中,上述堆积膜系依氮化钛、铝、铜、矽混晶、氮化钛之顺序形成者。图式简单说明:图1为本发明之乾蚀刻装置的一例。图2为微波传输天线(MSA)构造。图3为TM01振荡型之圆盘状电极3上的电场。图4为图1之装置的放电安定性的图谱。图5为离子电流密度之UHF周波数依存性。图6为图1之装置中的放射电场强度的分布。图7为图1之装置中的放射电场的方向。图8为图1之装置中的磁力线及ECR面的例子。图9为因磁场所引起之离子电流密度面内分布的变化。图10为具备螺管线圈14之装置中的发散磁场时之磁力线例子。图11为螺管线圈之内径与离子电流密度面内分布的均一性关系。图12为图10之装置中的ECR面之例子。图13为因磁场所引起之离子电流密度的面内分布变化。图14为于接地导体中设有空洞部之乾蚀刻装置的例子。图15为图14之装置的离子电流密度的面内分布。图16为备螺管线圈16之装置的例子。图17为下凸磁场的曲率与离子电流密度之面内分布均一性关系。图18系用以均一地保持多层膜蚀刻中离子电流面内分布之回馈电路例子。图19为金属配线之被蚀刻试料的断面构造。图20为蚀刻、光阻研磨除去、及、湿式处理后之金属配线的断面构造。图21为试料一簇流平板间距离与疏图案CD利得的关系。图22系以本发明之装置进行蚀刻的金属配线试料中之闸极破坏状况。图23为CMOS闸极加工步骤之流程。 |
