| 主权项 |
1.一种制造半导体元件(10A、10B、10C)之方法,该方法包含:一配线形成步骤,系其将一配线(12A、12B、12C、12D)形成于一具有电极垫(15)之基材(40)上,以将该电极垫连结至一安装端子(14),其特征在于,该配线形成步骤系包含下列步骤:藉由于其间提供一黏着剂(18),而将一金属箔(25)施用至该基材;将该金属箔形成预定的图案,以形成配线;及将该配线电气连结至该电极垫。2.如申请专利范围第1项之方法,其特征在于,该黏着剂(18)为一弹性黏着剂。3.如申请专利范围第1项之方法,其特征在于,该连结步骤系于该施用步骤后执行,且该施用步骤系包含去除位于该电极垫(15)上方之该金属箔(25)的部分(27),以及施用于该电极垫上之该黏着剂(18)的部分(20)。4.如申请专利范围第3项之方法,其特征在于,该施用步骤系包含以蚀刻去除位于该电极垫(15)上方之该金属箔(25)的该部分(27),以及施用于该电极垫上之该黏着剂(18)的该部分(20)。5.如申请专利范围第4项之方法,其特征在于,于该施用步骤前,系执行将一阻挡金属层(16)形成于该电极垫(15)上之步骤。6.如申请专利范围第3项之方法,其特征在于,该施用步骤系包含以雷射去除位于该电极垫(15)上方之该金属箔(25)的该部分(27),以及施用于该电极垫上之该黏着剂(18)的该部分(20)。7.如申请专利范围第3项之方法,其特征在于,该连结步骤包含以无电镀敷形成一金属薄膜(19),使得金属薄膜系将该配线(12A、12B、12D)电气连结至该电极垫(15)。8.如申请专利范围第7项之方法,其特征在于,该连结步骤包含以无电镀敷形成金属薄膜(19),使得金属薄膜系将该配线(12A、12B、12D)电气连结至该电极垫(15)。且该金属薄膜系于形成于在形成图案之步骤中所形成之金属箔(25)的图案上。9.如申请专利范围第8项之方法,其特征在于,该金属箔(25)系由铜(Cu)制成。10.如申请专利范围第1项之方法,其特征在于,于该施用步骤前,系执行将连结电极(30)形成于该电极垫(15)上之步骤,使得该连结步骤包含藉由加热将该金属箔(25)接合至该连结电极之步骤,以电气连结该金属箔与该连结电极。11.如申请专利范围第1至10项中任一项之方法,其特征在于,将安装端子(35)形成于该金属箔(25)上之步骤系于该施用步骤后执行。12.一种半导体元件(10A、10B、10C),其包含:一具有电极垫(15)之半导体构件(11);一欲连结至一安装基材之安装端子(14);及一将该电极垫电气连结至该安装端子之配线(12A、12B、12C、12D),其特征在于,至少一部分之配线系由一金属箔所形成。13.如申请专利范围第12项之半导体元件(10A、10B、10C),其特征在于,金属箔(25)系经由一施用于该半导体构件上之黏着剂(18)而施用至该半导体构件(11)。14.如申请专利范围第12或13项之半导体元件(10C),其特征在于,该安装端子(35)系形成为该金属箔(25)之单元部分。15.如申请专利范围第12项之半导体元件(10A、10B、10C),其特征在于,该金属箔(25)为一铜(Cu)箔。图式简单说明:第1图系根据本发明第一实施例之半导体元件之主要部分的放大截面图;第2A图系用于解说根据本发明第一实施例之半导体元件之制造方法的第一例示图;第2B图系用于解说根据本发明第一实施例之半导体元件之制造方法的第二例示图;第2C图系用于解说根据本发明第一实施例之半导体元件之制造方法的第三例示图;第2D图系用于解说根据本发明第一实施例之半导体元件之制造方法的第四例示图;第2E图系用于解说根据本发明第一实施例之半导体元件之制造方法的第五例示图;第2F图系用于解说根据本发明第一实施例之半导体元件之制造方法的第六例示图;第3A图系历经根据本发明第一实施例之半导体元件之制造方法的晶圆平面图;第3B图系显示于第3A图中,以箭矢A指出之部分的放大图;第4图系形成于显示在第1图内之半导体构件上之配线的平面图;第5A图系用于解说根据本发明第二实施例之半导体元件之制造方法的第一例示图;第5B图系用于解说根据本发明第二实施例之半导体元件之制造方法的第二例示图;第5C图系用于解说根据本发明第二实施例之半导体元件之制造方法的第三例示图;第5D图系用于解说根据本发明第二实施例之半导体元件之制造方法的第四例示图;第5E图系用于解说根据本发明第二实施例之半导体元件之制造方法的第五例示图;第5F图系用于解说根据本发明第二实施例之半导体元件之制造方法的第六例示图;第6图系根据本发明第三实施例之半导体元件之主要部分的放大截面图;第7A图系用于解说根据本发明第三实施例之半导体元件之制造方法的第一例示图;第7B图系用于解说根据本发明第三实施例之半导体元件之制造方法的第二例示图;第7C图系用于解说根据本发明第三实施例之半导体元件之制造方法的第三例示图;第7D图系用于解说根据本发明第三实施例之半导体元件之制造方法的第四例示图;第7E图系用于解说根据本发明第三实施例之半导体元件之制造方法的第五例示图;第7F图系用于解说根据本发明第三实施例之半导体元件之制造方法的第六例示图;第8图系根据本发明第四实施例之半导体元件之主要部分的放大截面图;第9A图系用于解说根据本发明第四实施例之半导体元件之制造方法的第一例示图;第9B图系用于解说根据本发明第四实施例之半导体元件之制造方法的第二例示图;第9C图系用于解说根据本发明第四实施例之半导体元件之制造方法的第三例示图;第9D图系用于解说根据本发明第四实施例之半导体元件之制造方法的第四例示图;第9E图系用于解说根据本发明第四实施例之半导体元件之制造方法的第五例示图;以及第9F图系用于解说根据本发明第四实施例之半导体元件之制造方法的第六例示图。 |
