发明名称 半导体装置及其制造方法
摘要 提供一种半导体装置及其制造方法,在插件之绝缘薄膜基板的配线使用形成于晶片之电极面的突起藉由使接触于配线表面可取得高接触性,又,将形成于晶片之连接电极的突起使贯通形成于绝缘薄膜基板之两面或3层以上之配线也使配线层相互之连接同时可达成。在有插件之绝缘薄膜基板5的配线6使用形成于晶片1之电极面的尖锐形状之突起或实施切口加工之突起15并将被形成于配线表面之氧化皮膜或污染使一边破裂一边接触。藉由产生材料之新生面可取得高接触性。
申请公布号 TW485502 申请公布日期 2002.05.01
申请号 TW090105725 申请日期 2001.03.12
申请人 东芝股份有限公司 发明人 横井哲哉;池水守彦
分类号 H01L21/58;H01L21/60 主分类号 H01L21/58
代理机构 代理人 林志刚 台北巿南京东路二段一二五号七楼
主权项 1.一种半导体装置,其特征系具备有: 半导体元件,具有复数之垫片; 突起,被连接于前述垫片; 插件,由具有配线层之绝缘薄膜基板所构成; 而前述突起系在结合时具有容易可变形的构造,且 在前述配线层以倒装片之形式被连接。2.如申请 专利范围第1项所记载之半导体装置,其中前述突 起系使其前端具有尖锐颈部者。3.如申请专利范 围第1项所记载之半导体装置,其中前述突起系在 颈部之表面部具有交叉之沟者。4.如申请专利范 围第1项所记载之半导体装置,其中前述突起系在 表面部之周边具有延在于外方的延在部者。5.如 申请专利范围第2项所记载之半导体装置,其中前 述突起之前端,系吃进到前述配线层者。6.如申请 专利范围第3项所记载之半导体装置,其中前述突 起之沟,系吃进到前述配线层者。7.如申请专利范 围第2项所记载之半导体装置,其中前述突起,系由 间柱突起所构成者。8.如申请专利范围第5项所记 载之半导体装置,其中前述突起之前端,系贯通于 前述绝缘薄膜基板之背面者。9.如申请专利范围 第8项所记载之半导体装置,其中穿透于前述绝缘 薄膜基板之背面的前述突起之前端,系在被形成于 前述背面之配线层以电气被连接者。10.如申请专 利范围第1项所记载之半导体装置,其中前述突起, 系使用金,焊锡,铜,铝其中之一者。11.如申请专利 范围第1项所记载之半导体装置,其中被形成于前 述绝缘薄膜基板之配线层,系使用铝配线,铜配线, 金配线,银配线,导电性膏膜其中之一者。12.一种 半导体装置之制造方法,其特征系具备有: 在半导体元件之主面上用以形成复数个之垫片的 工程; 在前述垫片上接合时用以接合具有容易可变形构 造之突起的工程; 至少在一个表面用以准备由具有复数个之配线层 的绝缘薄膜基板所构成插件的工程; 将前述突起在前述配线层以倒装片之形式进行连 接的工程。13.如申请专利范围第12项所记载之半 导体装置之制造方法,其中前述突起系在形成时使 其前端被形成具有尖锐颈部者。14.一种半导体装 置之制造方法,其特征系具备有: 在半导体元件之主面上用以形成复数个之垫片的 工程; 在前述垫片上具有表面部用以接合具有颈部的工 程; 至少在一个表面用以准备由具有复数个之配线层 的绝缘薄膜基板所构成插件的工程; 将前述突起在前述配线层以倒装片之形式进行连 接的工程。15.如申请专利范围第14项所记载之半 导体装置之制造方法,系在前述表面部用以形成交 叉之沟者。16.如申请专利范围第14项所记载之半 导体装置之制造方法,其中前述突起系在表面部之 周边被形成具有延在于外方延在部者。图式简单 说明: 图1A系根据本发明之实施例藉由电镀法具有形成 后之Au突起的晶片斜视图。 图1B系图1A之1B-1B线剖面图。 图2A系用以加工本发明之实施例中使用之Au突起的 金属工具斜视图。 图2B系图2A之长度方向的剖面图。 图3A系根据本发明之实施例具有被切口加工后之Au 突起的晶片斜视图。 图3B系图3A之3B-3B线剖面图。 图4A-4D系用以说明根据本发明之实施例由结合电 线将间柱突起形成于晶片上之方法的剖面图。 图5系根据本发明之实施例拔出间柱突起之前端电 线的状态之斜视图。 图6系显示将具有在图3形成之Au突起的晶片在具有 铝配线层之绝缘薄膜基板以倒装片形状进行连接 后之状态的剖面图。 图7系显示将具有在图4形成之间柱突起的晶片在 具有铝配线层之绝缘薄膜基板以倒装片形状进行 连接后之状态的剖面图。 图8A系显示根据本发明之实施例在绝缘薄膜基板 将晶片进行倒装片连接时挟持热硬化性树脂之粘 接剂进行实装之状态的斜视图。 图8B系图8A之8B-8B线剖面图。 图9A-9C系根据本发明之实施例以电镀或间柱突起 将形成后之Au突起以各种工具进行切口等加工处 理之突起的斜视图及剖面图。 图10A及10B系用以说明根据本发明之实施例的电镀 突起形成方法之剖面图。 图11A系根据本发明其他实施例具备具有突起之间 柱突起的晶片之斜视图。 图11B系图11A之11B-11B线剖面图。 图12系显示将具备具有图11B所示之突起的间柱突 起之晶片在具有铝配线之绝缘薄膜基板进行倒装 片连接之状态的剖面图。 图13系显示弄坏贯通于本发明图12中之绝缘薄膜基 板的间柱突起前端之突起的状态剖面图。 图14A及14B系根据本发明之实施例使绝缘薄膜基板 之两面的配线连接并使再配线之状态的绝缘薄膜 基板主面及背面的斜视图。 图15A及15B系显示根据本发明之实施形态在绝缘薄 膜基板用以搭载2个晶片之多晶片封装的主面及背 面之斜视图。 图16A系先前之晶片的斜视图。 图16B系图16A之16B-16B线剖面图。 图17A系先前之晶片斜视图。及其17B-17B剖面图。 图17B系图17A之17B-17B线剖面图。 图18A系在被形成先前之铝配线的绝缘薄膜基板贴 上ACF之状态的斜视图。 图18B系图18A之18B-18B线剖面图。 图19A系用以说明以图16或图17之方法将具有被形成 之突起的晶片在绝缘薄膜基板贴上ACF,之后藉由加 压.压着在配线以电气用以连接突起之状态的绝缘 薄膜基板斜视图。 图19B系图19A之19B-19B线剖面图。 图20系图19之连接部分放大剖面图。 图21系将先前之铝配线在具有两面之绝缘薄膜基 板用以倒装片连接晶片之斜视图。 图22系在两面配线之绝缘薄膜基板进行孔加工藉 由通孔电镀进行连接之状态的剖面图。 图23系在两面配线之绝缘薄膜基板由两面藉由机 械性的挟持进行铆接连接之状态的剖面图。
地址 日本