发明名称 密封电子元件之制造方法
摘要 本发明关于一制造密封电子元件(2)之方法,特别关于积体电路,至少包含以下步骤:a)连接电子元件(2)于导电支座(1)之第一侧,及电连接(3)电子元件至导电支座(1):b)利用一模以密封材料(8)将电子元件(2)密封于导电支座(1)之第一侧,支座(1)之第二侧则完全以黏胶薄膜之助而加以屏蔽;c)除去黏胶薄膜,及沿切除线分离各密封电子元件(2),其中,黏胶薄膜黏合至与导电支座(1)屏蔽之第二侧则发生于步骤a)与步骤b)之间。
申请公布号 TW485500 申请公布日期 2002.05.01
申请号 TW089108821 申请日期 2000.05.09
申请人 3P授权公司 发明人 强纳斯 柏纳杜斯 彼鲁斯 杰森;强纳斯 柏纳杜斯 迪 法鲁特
分类号 H01L21/56;C09J7/02 主分类号 H01L21/56
代理机构 代理人 陈长文 台北巿敦化北路二○一号七楼
主权项 1.一种用以制造密封电子元件之方法,特别是积体 电路(2),至少含以下步骤: a)连接电子元件(2)于导电支座(1)之第一侧(5),及电 连接电子元件(2)至导电支座(1); b)利用一模,以密封材料(8)密封电子元件(2)于导电 支座(1)之仅第一侧(5)之上,支座(1)之第二侧(6)则实 质上以黏胶薄膜(7)之助完全屏蔽; c)除去黏胶薄膜(7),并沿切割线分开各密封之电子 元件(2), 其特征为接合黏胶薄膜(7)于与导电支座(1)为完全 屏蔽之第二侧(6)系发生在步骤a)与步骤b)之间,及 其使用一压下零件(12)来实施,该压下零件(12)包括 压下突出物(13),其与切割线(16)对齐,该方法更包括 沿着该切割线(16)分开个别密封之电子元件(2)。2. 如申请专利范围第1项之方法,其中黏胶薄膜(7)被 导入模中,之后,在其第一侧(5)上具有电子元件(2) 之该导电支座(1)以其第二侧(6)接合于该黏胶薄膜( 7)上。3.如申请专利范围第1项之方法,其中在步骤( b)中,密封每一模孔之至少两个电子元件(2)。4.如 申请专利范围第3项之方法,其中将该导电支座(1) 压制于该电子元件(2)间之位置上的该黏胶薄膜(7) 上。5.如申请专利范围第1项之方法,其中所使用之 该黏胶薄膜(7)包含一基本薄膜及一黏胶层,该黏胶 层含一热金属黏胶,以及在其接合于该导电支座之 该第二侧期间,增加该黏胶层之温度。6.一种使用 于如申请专利范围第1项之制造密封电子元件(特 别是积体电路)之方法中之压下零件,压下零件(12) 包括压下突出物(13),其与该切割线(16)对齐。7.如 申请专利范围第6项之压下零件,其中该压下零件( 12)包括一平面钢板,其具有适当形状之凹隙(15),用 以在该导电支座(1)被压制于该黏胶薄膜(7)上时容 纳电子元件(2)。图式简单说明: 图1为含三组积体电路之矩阵引线框架自上方之平 面图; 图2为图1之II-II线之剖面图; 图3为图2之同一剖面图,一黏胶薄膜已加上; 图4为密封后之剖面II-II线; 图5为密封后之积体电路或一具有固定装置之支座 剖面图; 图6为图1之引线框架之A部份放大平面图及一放大 剖面图; 图7为图6之同一平面图,但备有一黏胶薄膜及压下 零件; 图8为本发明之压下零件之立体图; 图9为图7之引线框架A部份之放大图,并备有密封材 料。
地址 荷兰