发明名称 互补式金属氧化物半导体的制造方法
摘要 一种具有低掺杂漏极结构的互补式金属氧化物半导体的制造方法,其在栅极侧壁未形成间隙壁的情形下,形成覆满基底的一扩散层。接着于NMOS有源区上的扩散层中掺杂一n型离子,并于PMOS有源区上的扩散层中掺杂一p型离子。接下来进行一退火步骤,以使扩散层中的p型(n型)离子扩散进入栅极两侧的n型(p型)掺杂井中,而形成深度甚浅的p型(n型)低掺杂漏极。根据本发明,可以避免短通道效应。
申请公布号 CN1347150A 申请公布日期 2002.05.01
申请号 CN00130658.8 申请日期 2000.10.09
申请人 联华电子股份有限公司 发明人 蔡孟锦;李大为
分类号 H01L21/8238 主分类号 H01L21/8238
代理机构 北京市柳沈律师事务所 代理人 陶凤波
主权项 1.一种具有低掺杂漏极结构的互补式金属氧化物半导体的制造方法,包括下列步骤:首先提供一基底,该基底中已形成有一p型掺杂井、一n型掺杂井与多个隔离层,这些隔离层定义出该p型掺杂井上方的一NMOS有源区与该n型掺杂井上方的一PMOS有源区,其中该NMOS有源区上形成有一第一栅极,且该PMOS有源区上形成有一第二栅极;形成覆满该基底的一扩散层;于该NMOS有源区上方的该扩散层中掺入一n型离子;于该PMOS有源区上方的该扩散层中掺入一p型离子;进行一退火步骤,以使该PMOS有源区上方的该扩散层中的该p型离子扩散进入该第一栅极两侧的该nx型掺杂井中,同时使该NMOS有源区上方的扩散层中的该n型离子扩散进入该第二栅极两侧的该p型掺杂井中,而分别形成一p型低掺杂漏极与一n型低掺杂漏极;于该第一栅极的侧壁形成一第一间隙壁,同时于该第二栅极的侧壁形成一第二间隙壁;于该第一间隙壁两侧的该n型掺杂井中形成一p型源极/漏极区;于该第二间隙壁两侧的该p型掺杂井中形成一n型源极/漏极区;以及进行一源极/漏极退火步骤。
地址 台湾省新竹科学工业园区