| 摘要 |
<p>본 발명은 글로벌데이터버스라인이 프리차지되는 시간을 같게 해주어 고속동작에서의 오 동작을 막아 안정적인 동작을 하는 반도체메모리장치를 구현하기 위한 것으로서, 이를 위한 본 발명은 입출력데이터의 전달을 위한 글로벌데이터버스를 갖는 반도체메모리장치에 있어서, 상기 글로벌데이터버스의 제1노드에서 상기 글로벌데이터버스와 접속된 데이터입출력버퍼; 상기 제1노드로부터 상대적으로 멀리 이격되어 그 사이에 큰 RC 로드를 갖는 상기 글로벌데이터버스의 제2노드에 연결된 메모리셀; 상기 제2노드측에 접속되며, 제어신호에 응답하여 상기 메모리셀로의 데이터 쓰기동작에서 상기 글로벌데이터버스에 데이터가 실린 것을 감지한 소정시간 후 상기 글로벌데이터버스를 프리차지시키는 제1프리차지부; 및 상기 제1노드측에 접속되며, 상기 제어신호에 응답하여 상기 메모리 셀로 부터의 데이터 읽기동작에서 상기 글로벌데이터버스에 데이터가 실린 것을 감지한 소정시간 후 상기 글로벌데이터버스를 프리차지시키는 제2프리차지부를 포함하여 이루어진다.</p> |
