| 主权项 |
1.一种半导体封装结构,其包含:(a)一导线架,其具有:(a1)一支撑杆;(a2)一晶片座,其系与该支撑杆相隔一预定距离而安置于该支撑杆之下方,并藉由连杆而连结至该支撑杆;(a3)复数支导脚,其中每一支导脚具有一外导脚部、一中间导脚部及一内导脚部,且该外导脚部之一端系大致平齐地连结至该支撑杆,而该外导脚部另一端则藉由该中间导脚部而连结至内导脚部,使内导脚安置于该晶片座的旁侧,但未连结至该晶片座;(b)一晶片组,其包括至少一半导体晶片,且其系安置于该晶片座上;(c)复数条焊线,其系焊结于该半导体晶片与该些导脚的内导脚部之间,用以将该半导体晶片电性连接至该些导脚;以及(d)一封装胶体,其用以包覆该半导体晶片、该晶片座、该些焊线、以及该些导脚的内导脚部,但不包覆该些导脚外导脚部之上表面。2.如申请专利范围第1项之半导体封装结构,其中,该晶片组为一多媒体电路卡之晶片组。3.如申请专利范围第1项之半导体封装结构,其中,该导线架之导脚的外导脚部具有镀金表面。4.一种半导体封装结构,其包含:(a)一导线架,其具有:(a1)一支撑杆;(a2)复数支导脚,其中每一支导脚具有一外导脚部、一中间导脚部和一延长之内导脚部,且该外导脚部之一端系连结至该支撑杆,而该外导脚部另一端则藉由该中间导脚部而连结至内导脚部,使内导脚部与该支撑杆相隔一预设距离而安置于该支撑杆的下方,并更进一步划分成一置晶区段和至少一焊线焊结区段;(b)一晶片组,其包括至少一半导体晶片,且其系安置于该些导脚之内导脚部的置晶区段上;(c)复数条焊线,其系焊结于该半导体晶片与该些导脚之内导脚部的焊线焊结区段之间,用以将该半导体晶片电性连接至该些导脚;以及(d)一封装胶体,其用以包覆该半导体晶片、该晶片座、该些焊线、以及该些导脚的内导脚部,但不包覆该些导脚外导脚部之上表面。5.如申请专利范围第4项之半导体封装结构,其中,该晶片组为一多媒体电路卡之晶片组。6.如申请专利范围第4项之半导体封装结构,其中,该晶片组包括二个半导体晶片,其系以一堆叠方式安置于该些导脚之内导脚部的置晶区段上。7.如申请专利范围第4项之半导体封装结构,其中,该导线架之导脚的外导脚部具有镀金表面。图式简单说明:第1A图至1D图为结构示意图,其用以显示及说明本发明之导线架式半导体封装技术的第一实施例;第2A图至2D图为结构示意图,其用以显示及说明本发明之导线架式半导体封装技术的第二实施例;第3A图至3D图为结构示意图,其用以显示及说明本发明之导线架式半导体封装技术的第三实施例。 |
