| 主权项 |
1.一种决定回授编码器,包括:一类比至数位转换器(4,15),用于转换输入信号成为代表决定位准之数位信号,诸数位处理电路,回应来自该转换器之信号以提供一连续之符号値及一组系数,诸数位至类比转换器(8),用于转换该系数成为对应之类比値,及诸类比电路(9),用于形成该每一符号値与各自之该一类比値乘积之总和,以提供一回授信号用以降低在该输入信号之符号内干扰。2.如申请专利范围第1项之决定回授编码器,其中该数位电路包含设施(25),用于储存该系数之数位値及回应该符号値以计算该系数之新値,其中该数位値是以一分解度较大于由该数位至类比转换器转换之该系数之分解度储存。3.如申请专利范围第2项之决定回授编码器,其中该系数是与在该组中早先符号値形成乘积者皆是以一精度较小于该组中与稍后符号形成乘积之该系数之精度代表。4.如申请专利范围第1项之决定回授编码器,其中该类比至数位转换器(15)是一快闪转换器,布置在为一选择符号速率下抽样该输入信号并为提供表示大于二个之多个决定位准之输出数位信号,其中该位准之二个界定用于解码该输入信号成为符号値之决定位准,及其中该设施,用于储存及计算并回应于表示二个以上之该决定位准之输出信号。5.如申请专利范围第4项之决定回授编码器,又包含一数位电路(23),回应来自快闪转换器之输出及该符号値,以提供一数位增益控制信号用于该输入信号,及一数位至类比转换器用于该数位增益控制信号。6.如申请专利范围第1项之决定回授编码器,其中该设施用于形成乘积之总和者包括类比闸(9),每闸配置为传递由该各个符号値修改之该类比系数之一个,及类比加法器(1),具有多重输入,每一输入耦合于该一个闸及一输入用于该输入信号。7.一种接收机,用于根据一相继符号调幅之一载波信号形式之一输入信号,该符号发生在界定之速率并能成为三値之任一値,致使在该输入信号无干扰时具有三个波幅位准,该接收机包括:一类比输入滤波器(11),其衰减该远低于界定速率之频率成分,一增益控制放大器(12),设施(1)用于根据代表符号内干扰之估计値之一类比信号调节该输入信号之位准,一量化器,包含多重比较器(16),每一比较器布置为提供一指示该输入信号与各自之参考位准之比较之输出,一数位解码器,反应于该二个比较器出以提供一相继之符号値,数位设施,反应于选择之比较器输出以建立及调适一组系数,及设施,用于形成该类比信号,如该系数之每一个与一相继符号値之各自一个之乘积之总和。8.如申请专利范围第7项之接收机,其中该设施用于形成该类比信号者包括一数位至类比转换器(8),用于该每一个系数,及类比电路(9),每一类比电路配置为以一各自之符号値修改在类比形式之该系数之各一个。9.如申请专利范围第7项之接收机,其中该设施用于形成该类比信号者包括数位乘法器(30)及加法器(32)以形成该总和,及一数位至类比转换器(33)用于转换该总和成为该类比信号。图式简单说明:第1图是解说根据本发明之决定回授等化之基本概念;第2图是根据本发明之接收器之更详细解说;以及第3图是决定回授等化之一替代形式。 |
