发明名称 chip size stack package and method of fabricating the same
摘要 본 발명은 칩 사이즈 스택 패키지 및 그의 제조 방법을 개시한다. 개시된 본 발명은, 2개의 반도체 칩이 본딩 패드 형성면이 대향하도록 배치된다. 각 반도체 칩의 본딩 패드 형성면에 절연층이 도포되고, 절연층에는 본딩 패드가 노출되는 비아홀이 형성된다. 비아홀에는 절연층의 양측으로 노출되는 금속 트레이스가 형성되어서, 각 절연층이 서로 접착되면서 금속 트레이스들도 본딩된다. 절연층에서 노출된 금속 트레이스에 금속 와이어의 일단이 연결되고, 금속 와이어의 타단이 노출되도록 적층된 반도체 칩의 양측부가 봉지제로 몰딩된다. 한편, 금속 와이어 대신에 패턴 테이프가 사용되고, 절연층 접합과 동시에 패턴 테이프의 일단이 금속 트레이스에 전기적으로 접합되며, 그의 타단이 봉지제로부터 노출될 수도 있다. 이러한 경우에는, 적층된 반도체 칩 사이도 봉지제로 몰딩되는데, 봉지제 대신에 그 사이에 이방성 전도 접착제가 개재될 수도 있다. 전술된 3가지 구조에서, 상부 반도체 칩의 표면에 히트 싱크가 부착되는 것이 바람직하다.
申请公布号 KR100333384(B1) 申请公布日期 2002.04.18
申请号 KR19990024627 申请日期 1999.06.28
申请人 null, null 发明人 박상욱
分类号 H01L23/12;H01L21/56;H01L23/28;H01L23/31;H01L23/49;H01L23/495;H01L25/065;H01L25/07;H01L25/18 主分类号 H01L23/12
代理机构 代理人
主权项
地址