PROCESS FOR BUILDING BORDERLESS BITLINE WORDLINE AND DRAM STRUCTURE AND RESULTING STRUCTURE

摘要

본 발명의 특성은 최소 치수 미만(subminimum dimension)의 워드라인을 그 워드라인과 경계가 없는(borderless) 비트라인 컨택트(contact)를 사용하여 대략 최소 치수인 개개의 게이트 세그먼트에 결합시키는 것이다. 본 발명의 또다른 목적은, 개개의 세그먼트 게이트 전도체를 구비하고, 워드라인과 경계가 없는 비트라인 컨택트를 갖는 최소 치수 미만 게이트 커넥터를 구비하는 트랜지스터를 제공하는 것이다. 본 발명은 게이트를 포함하는 트랜지스터를 구비하는 DRAM 셀로 이루어진 반도체 구조체 및 그 제조 방법에 관한 것이다. 게이트는 얇은 유전성 재료 상의 폴리실리콘과 같은 게이트 전도체의 개개의 세그먼트를 포함한다. 트랜지스터는 소스/드레인 영역을 구비하는 단결정 반도체 기판을 더 포함한다. 활성 전도성 워드라인은 세그먼트 게이트 전도체 상에 증착되며 전도성 재료인 워드라인을 통해 그 세그먼트 게이트 전도체와 전기적으로 접촉한다. 활성 워드라인이 세그먼트 게이트 전도체와 접촉하는 부분을 제외하고 절연성 재료가 활성 워드라인을 완전히 둘러싼다. 절연성 재료와 접촉하는 비트라인 컨택트는 소스/드레인 영역 내에 있는 워드라인 컨택트를 둘러싸서 비트라인 컨택트를 워드라인과 경계가 없게 만든다.