| 主权项 |
1.一种闸极控制负阻抗元件,包含:具有绝缘层上矽(SOI)结构形成于其中之晶圆;闸极,位于上述晶圆表面;相对高浓度之n(n+)型掺杂区域,布植于上述闸极一端下之矽中,上述n+型掺杂区域部分与该闸极重叠;相对高浓度之p型掺杂区域(p+),布植于上述闸极之另一端下之上述矽中;相对中度浓度之p型掺杂区域,邻接着上述之n+型掺杂区域;及相对低浓度之掺杂区域i(n型低剂量)或v(p型低剂量),布植于该闸极下,位于上述p+型掺杂区域与上述p型掺杂区域之间。2.如申请专利范围第1项之闸极控制负阻抗元件,其中上述之闸极包含p型掺杂。3.如申请专利范围第1项之闸极控制负阻抗元件,其中上述之n+型掺杂区域与邻接之p型掺杂区域用以产生电洞电流,且上述闸极偏压在约为零电位时造成空乏,偏压在上述n+型掺杂区域约为正参考电位。4.如申请专利范围第1项之闸极控制负阻抗元件,其中上述之相对高浓度之n(n+)型掺杂区域与该闸极部分重叠。5.如申请专利范围第1项之闸极控制负阻抗元件,其中上述之相对低浓度之掺杂区域为载子飘移区域。6.一种闸极控制负阻抗元件,包含:具有绝缘层上矽(SOI)结构形成于其中之晶圆;闸极,位于上述晶圆表面;相对高浓度之p(p+)型掺杂区域,布植于上述闸极一端下之矽中,上述p+型掺杂区域部分与该闸极重叠;相对高浓度之n型掺杂区域(n+),布植于上述闸极之另一端下之上述矽中;相对中度浓度之n型掺杂区域,邻接着上述之p+型掺杂区域;相对低浓度之掺杂区域i(n型低剂量)或v(p型低剂量),布植于该闸极下,位于上述n+型掺杂区域与上述n型掺杂区域之间。7.如申请专利范围第6项之闸极控制负阻抗元件,其中上述之闸极包含n型掺杂。8.如申请专利范围第6项之闸极控制负阻抗元件,其中上述之p+型掺杂区域与邻接之n型掺杂区域用以产生电子电流,且上述闸极偏压在约为正参考电位时造成空乏,偏压在上述p+型掺杂区域约为容电位。9.如申请专利范围第6项之闸极控制负阻抗元件,其中上述之相对高浓度之p(p+)型掺杂区域与该闸极部分重叠。10.如申请专利范围第6项之闸极控制负阻抗元件,其中上述之相对低浓度之掺杂区域为载子飘移区域。图式简单说明:图一A为IMPATT二极体结构图。图一B为IMPATT二极体操作下时间-电流关系图。图二A为BARITT二极体结构图。图二B为BARITT二极体操作下时间-电流关系图。图三A为BBTTT (band to band tunneling transit time)二极体结构图。图三B为BBTTT二极体操作下时间-电流关系图。图四A为BBTTT二极体结构图。图四B为BBTTT二极体操作下时间-电流关系图。 |
