| 主权项 |
1.一种半导体检查电路,其特征为:包括:在基板上互相略平行地配置之至少第1及第2滙流排,在前述基板上互相略平行地配置之复数条之讯号线,配置在前述基板上,以对应前述讯号线的时序依次输出驱动讯号之驱动电路,在上述基板上,对应前述讯号线而配置之第1及第2之开关元件所成,各前述开关电路之前述第1之开关元件系配置在与前述第1滙流排对应之前述讯号线之间,前述第2之开关元件系配置在前述第2滙流排对应的前述讯号线之间之复数开关电路,根据控制讯号来控制前述开关电路之控制电路,前述控制电路系各前述开关电路之各前述开关元件为,根据来自前述驱动电路之前述驱动讯号,驱动成为略同时使前述讯号线与前述滙流排之间导电者。2.如申请专利范围第1项记载之半导体检查电路,其中前述基板系包括有:与前述讯号线略垂直交叉,互相略平行配置之复数条之扫描线,配置在前述讯号线与前述扫描线之各交叉点附近之电晶体,及配置有连接于前述电晶体的像素电极之基板者。3.如申请专利范围第2项记载之半导体检查电路,其中前述第1滙流排与前述第2滙流排为,分别施加对基准电压极性互相不同极性的电压者。4.如申请专利范围第3项记载之半导体检查电路,其中前述开关电路之前述第1开关元件系p沟道型,前述第2开关元件系n沟道型者者。5.如申请专利范围第4项记载之半导体检查电路,其中前述开关电路之前述第1及第2开关元件为其活性层系由多结晶矽所成者。6.如申请专利范围第1项记载之半导体检查电路,其中前述驱动电路系具有移位暂存器者。7.一种半导体电路之检查方法,其特征为:具备有:在基板上互相略平行地配置之至少第1及第2滙流排,配置在前述基板上的讯号线,配置在前述第1滙流排与前述讯号线之间之前述第1之开关元件,配置在前述第2滙流排与前述讯号线之间之前述第2之开关元件所成的开关电路,前述第1及第2滙流排分别连接于第1及第2电压,前述开关电路之前述第1及第2之开关元件略同时予以导电,分别检测出前述第1及第2滙流排流通之电流者。8.如申请专利范围第7项记载之半导体电路之检查方法,其中前述讯号线系配置复数条,前述开关电路系对应于各讯号线而配置复数条,在个别的前述开关电路中,略同时依次导电前述开关元件者。9.如申请专利范围第8项记载之半导体电路之检查方法,其中将所检测出的前述电流换算成为电阻値者。10.一种如申请专利范围第9项记载之半导体电路之检查方法,其中根据前述电阻値来判定前述开关电路之好坏者。11.如申请专利范围第10项记载之半导体电路之检查方法,其中前述基板系包含邻接于前述第1或第2滙流排之第3滙流排,对前述第3滙流排供给与前述第1及第2电压相异的第3电压者。12.如申请专利范围第11项记载之半导体电路之检查方法,其中根据所检测出的前述电流,检测出前述第1或第2滙流排与前述第3滙流排有无短路情形者。13.如申请专利范围第12项记载之半导体电路之检查方法,其中前述基板系包含:略垂直交叉于前述讯号线而配置的扫描线,前述讯号线与前述扫描线之略交点附近配置之薄膜电晶体,及连接于前述薄膜电晶体之像素电极之有源阵列型显示装置者。14.如申请专利范围第13项记载之半导体电路之检查方法,其中前述基板系由玻璃所成,前述开关电路及前述薄膜电晶体为,各活性层系由多结晶矽所成者。图式简单说明:第1图系显示有关本发明之半导体检查电路及半导体检查方法之第1实施形态之液晶显示装置之构成之等价电路图。第2图系显示第1图所示选择电路部之构成更详细地显示之电路图。第3图系说明第1图所示讯号线驱动电路之输出检查方法之图。第4图系显示第1图所示类比开关完全正常时所得到的电流之波形图。第5图系显示第1图所示类比开关之一部分为低移动度不良时所得到电流之波形图。第6图系显示第1图所示类比开关之一部分为临界値Vth移位不良时所得到电流之波形图。第7图系显示有关本发明之半导体检查电路及半导体检查方法之第2实施形态之液晶显示装置之构成之等价电路图。第8图系显示第7图所示选择电路部之构成更详细地显示之电路图。第9图系说明第7图所示讯号线驱动电路之轮出检查方法之图。第10图系显示用聚矽薄膜电晶体构成第1图所示之类比开关之例之图。第11图系一般性良否判定结果之例。第12图系显示以往方法与本发明来比较显示检测数的图。第13图系显示以往之液晶显示装置构成之等价电路图。 |
