| 主权项 |
1.一种形成带(BS)及其量子传导障壁(QCB)之方法,以完成二个半导体区域间之电气连接,该等区域藉由绝缘材料区域之分离而具有不同晶体特征,该方法包括以下步骤:形成未掺杂非晶矽之薄连续层以涂布该等区域;在结构上形成一QCB层;在QCB层上形成至少一双层,其包括一未掺杂非晶矽层及一掺杂剂单层,以中断带及其QCB;及将结构加热以活化带中之掺杂剂,藉由一量子机械作用通过QCB以使该半导体区域之间电气连续,其中所有这些步骤系在相同CVD工具中原处执行。2.如申请专利范围第1项之方法,其中形成该QCB层之材料系从包括氮氧化矽,氮化矽等之群中选出。3.如申请专利范围第2项之方法,其中形成该QCB层之材料系氮化矽。4.如申请专利范围第3项之方法,其中藉由连续未掺杂非晶矽层之表面氮化而形成氮化矽。5.如申请专利范围第4项之方法,其中氮矽化QCB层之厚度小于20,而氮位准在2到4 E15 at/cm2范围中。6.如申请专利范围第1项之方法,其中CVD制程系LPCVD型及压力小于10托。7.如申请专利范围第3项之方法,其中CVD制程系LPCVD型及形成连续未掺杂非晶矽及QCB层步骤之压力小于.6托,且分别包括在2与10托之间。8.如申请专利范围第1项之方法,其中CVD制程系SACVD型及压力大于30托。9.如申请专利范围第1项之方法,其中CVD制程系SACVD型及形成连续未掺杂非晶矽及QCB层步骤之压力分别大于30托与100托。10.如申请专利范围第1项之方法,其中未掺杂非晶层之厚度小于200。11.如申请专利范围第1项之方法,其中QCB层之厚度小于20。12.如申请专利范围第1项之方法,其中未掺杂非晶层之厚度在复合层中大于100。13.如申请专利范围第1项之方法,其中掺杂剂单层中之掺杂剂系砷。14.一种形成带(BS)及其量子传导障壁(QCB)之方法,以完成二个半导体区域间之电气连接,该等区域藉由绝缘材料区域之分离而具有不同晶体特征,该方法包括以下步骤:形成一第一QCB层涂布该等聚晶及单晶区域;形成未掺杂非晶矽之薄连续层以涂布该等区域;在结构上形成一第二QCB层;在QCB层上形成至少一双层,其包括一未掺杂非晶矽层及一掺杂剂单层,以中断带及其QCB;及将结构加热以活化带中之掺杂剂,藉由一量子机械作用通QCB以使该半导体区域之间电气连续,其中所有这些步骤系在相同CVD工具中原处执行。15.如申请专利范围第14项之方法,其中形成该第一及第二QCB层之材料系从包括氮氧化矽,氮化矽等之群中选出。16.如申请专利范围第15项之方法,其中形成该第一及第二QCB层之材料分别系氧氮化矽及氮化矽。17.如申请专利范围第16项之方法,其中氧及氮位准分别小于3 E15 at/cm2及在2到4 E15 at/cm2范围中。18.如申请专利范围第17项之方法,其中QCB层之厚度小于200,而氮位准在2到4 E15 at/cm2范围中。19.如申请专利范围第16项之方法,其中藉由连续未掺杂非晶矽层之表面氮化而形成该第二QCB层之氮化矽。20.如申请专利范围第14项之方法,其中CVD制程系LPCVD型及压力小于10托。21.如申请专利范围第14项之方法,其中CVD制程系LPCVD型及形成连续未掺杂非晶矽及QCB层步骤之压力小于.6托,且分别包括在2与10托之间。22.如申请专利范围第14项之方法,其中CVD制程系SACVD型及压力大于30托。23.如申请专利范围第14项之方法,其中CVD制程系SACVD型及形成连续未掺杂非晶矽及QCB层步骤之压力分别大于30托与100托。24.如申请专利范围第14项之方法,其中未掺杂非晶层之厚度小于200。25.如申请专利范围第14项之方法,其中第一及第二QCB层之厚度小于20。26.如申请专利范围第14项之方法,其中未掺杂非晶层之厚度在复合层中大于100。27.如申请专利范围第14项之方法,其中掺杂剂单层中之掺杂剂系砷。28.一种在结构中形成内嵌(BS)及其量子传导障壁(QCB)之方法,其中掺杂多晶矽区域曝露在凹陷底部,且藉由绝缘材料区域与矽基板中之单晶区域分离,该方法包括以下步骤:形成一未掺杂无晶矽之薄连续层以涂布该等区域;在结构上形成一QCB层;在QCB层上形成至少一双层,其包括一未掺杂非晶矽层及一掺杂剂单层;以未掺杂非晶矽填充凹陷以中断内嵌及其QCB;及将结构加热以活化内嵌中之掺杂剂,藉由一量子机械作用通过QCB以使该聚晶与单晶区域之间电气连续,所有这些步骤系在相同CVD工具中原处执行。29.如申请专利范围第28项之方法,其中形成该QCB层之材料系从包括氮氧化矽,氮化矽等之群中选出。30.如申请专利范围第29项之方法,其中形成该QCB层之材料系氮化矽。31.如申请专利范围第30项之方法,其中藉由连续未掺杂非晶矽层之表面氮化而形成氮化矽。32.如申请专利范围第31项之方法,其中氮矽化QCB层之厚度小于20,而氮位准在2到4 E15 at/cm2范围中。33.如申请专利范围第28项之方法,其中CVD制程系LPCVD型及压力小于10托。34.如申请专利范围第28项之方法,其中CVD制程系LPCVD型及形成连续未掺杂非晶矽及QCB层步骤之压力小于.6托,且分别包括在2与10托之间。35.如申请专利范围第28项之方法,其中CVD制程系SACVD型及压力大于30托。36.如申请专利范围第28项之方法,其中CVD制程系SACVD型及形成连续未掺杂非晶矽及QCB层步骤之压力分别大于30托与100托。37.如申请专利范围第28项之方法,其中未掺杂非晶层之厚度小于200。38.如申请专利范围第28项之方法,其中QCB层之厚度小于20。39.如申请专利范围第28项之方法,其中未掺杂非晶层之厚度在复合层中大于100。40.如申请专利范围第28项之方法,其中掺杂剂单层中之掺杂剂系砷。41.一种在结构中形成内嵌(BS)及其量子传导障壁(QCB)之方法,其中掺杂多晶矽区域曝露在凹陷底部,且藉由绝缘材料区域与矽基板中之单晶区域分离,该方法包括以下步骤:形成一第一QCB层涂布该等聚晶及单晶区域;在结构上形成未掺杂非晶矽之薄层;在该未掺杂非晶矽层上形成一第二QCB层;在第二QCB层上形成至少一双层,其包括一未掺杂非晶矽层及一掺杂剂单层;以未掺杂非晶矽填充凹陷以中断内嵌及其QCB;及将结构加热以活化内嵌中之掺杂剂,藉由一量子机械作用通过QCB以使该聚晶与单晶区域之间电气连续,所有这些步骤系在相同CVD工具中原处执行。42.如申请专利范围第41项之方法,其中形成该第一及第二QCB层之材料系从包括氮氧化矽,氮化矽等之群中选出。43.如申请专利范围第42项之方法,其中形成该第一及第二QCB层之材料分别系氧氮化矽及氮化矽。44.如申请专利范围第42项之方法,其中氧及氮位准分别 小于3 E15 at/cm2及在2到4 E15 at/cm2范围中。45.如申请专利范围第44项之方法,其中QCB层之厚度小于20,而氮位准在2到4 E15 at/cm2范围中。46.如申请专利范围第43项之方法,其中藉由连续未掺杂非晶矽层之表面氮化而形成该第二QCB层之氮化矽。47.如申请专利范围第41项之方法,其中CVD制程系LPCVD型及压力小于10托。48.如申请专利范围第41项之方法,其中CVD制程系LPCVD型及形成连续未掺杂非晶矽及QCB层步骤之压力小于.6托,且分别包括在2与10托之间。49.如申请专利范围第41项之方法,其中CVD制程系SACVD型及压力大于30托。50.如申请专利范围第41项之方法,其中CVD制程系SACVD型及形成连续未掺杂非晶矽及QCB层步骤之压力分别大于30托与300托。51.如申请专利范围第41项之方法,其中未掺杂非晶层之厚度小于200。52.如申请专利范围第41项之方法,其中第一及第二QCB层之厚度小于20。53.如申请专利范围第41项之方法,其中未掺杂非晶层之厚度在复合层中大于100。54.如申请专利范围第41项之方法,其中掺杂剂单层中之掺杂剂系砷。图式简单说明:图1显示内嵌制程初级的开始矽结构。图2A-2F显示图1结构,其执行习用内嵌制程的基本步骤。图3是图2F结构的部分放大图,这是在已制造内嵌且发现缺陷之后。图4显示IGFET/储存电容器合并以指出其缺点,其导因于习用内嵌制程。图5A-5D显示图2的结构,其根据本发明而执行改良的内嵌制程的基本步骤。图6A,6B显示根据本发明方法的第一较佳实施例而制造的单一Si-Si3N4 QCB结构,其根据LPCVD制程在回火之前及之后,以分别产生电气内嵌。图7A,7B显示根据本发明方法的另一较佳实施例而制造的双Si-Si3N4 QCB结构,其根据LPCVD制程在回火之前及之后,以分别产生电气内嵌。图8显示根据本发明方法的又一较佳实施例而制造的单一Si-Si3N4 QCB结构,其根据SACVD制程。图9显示根据本发明方法的又一较佳实施例而制造的双一SiON-Si-Si3N4 QCB结构,其根据SACVD制程。 |
