| 主权项 |
1.一种全数位延迟线回路系统架构,包括:一反相器相位延迟单元,藉以产生一工作群延迟输出讯号及一追随群延迟输出讯号;一第一多工器,系藉该工作群延迟输出讯号,以产生一时脉讯号;一第二多工器,系藉该追随群延迟输出讯号,以产生一追随讯号;以及一追随补偿单元,系因应该时脉讯号之一位址落于该反相器相位延迟单元之一边缘时,切换该工作群延迟输出讯号及该追随群延迟输出讯号。2.如申请专利范围第1项所述之全数位延迟线回路系统架构,其中该反相器相位延迟单元系包含一反相器延迟线及一转换器,该反相器延迟线系由复数个反相器串接而成,藉以输出复数个延迟输出讯号,该复数个延迟输出讯号系输入至该转换器,该转换器系因应该追随补偿单元之要求而切换该工作群延迟输出讯号及该追随群延迟输出讯号。3.如申请专利范围第1项所述之全数位延迟线回路系统架构,其中该追随补偿单元系包含一正反器、一追随区块及一补偿区块,该正反器系用来作相位判断,该追随区块系藉一信心计数器、一有限状态机及一控制电路,决定一追随讯号位址,而该补偿区块系藉一补偿讯号及该追随区块中有该限状态机的状态决定该时脉讯号位址。4.如申请专利范围第1项所述之全数位延迟线回路系统架构,其中该反相器相位延迟单元系为128级。5.如申请专利范围第1项所述之全数位延迟线回路系统架构,其中该有限状态机系将每一种可能发生的情形完全考虑,藉以判断该时脉讯号与该追随讯号之一校准的情形,并可判断该时脉讯号位址与该追随讯号位址系落于该反相器相位延迟单元之该边缘,以及决定切换该工作群延迟输出讯号及该追随群延迟输出讯号。图式简单说明:图一本案全数位延迟线回路架构图图二本案反相器延迟线输出图三本案延迟回路之功能特性图四本案追随区块图五本案补偿区块图六本案信心计数器状态图图七本案有限状态机之状态图图八本案D型正反器(a)逻辑符号(b)真値表图九本案时脉回复电路之架构图图十本案C语言模拟结果图十一本案硬体描述模拟结果(一)图十二本案硬体描述模拟结果(二)图十三本案晶片布局图图十四本案逻辑分析仪所量测结果(一)图十五本案逻辑分析仪所量测结果(二)图十六本案示波器量测结果(一)图十七示波器量测结果(二) |
