| 摘要 |
<p>본 발명은 CMOS 트랜지스터 제조 방법에 관한 것으로, CMOS 트랜지스터의 제조 공정에서 NMOS 트랜지스터 영역 및 PMOS 트랜지스터 영역을 확정한 후 폴리실리콘막의 게이트 형성 영역만 선택적으로 이온 주입 공정을 실시하고, 상기 폴리실리콘막 상부에 측면이 절연막으로 둘러싸인 텅스텐막을 형성하여 폴리실리콘막 및 텅스텐막이 적층된 듀얼 게이트를 형성함으로써 서로 다른 불순물로 도핑된 폴리실리콘막을 동시에 식각하므로써 발생하는 문제와 텅스텐 게이트 전극을 형성한 후 선택적 산화 공정에 의한 텅스텐막의 산화 문제를 해결하여 신뢰성있는 소자를 제조할 수 있는 CMOS 트랜지스터 제조 방법이 제시된다.</p> |
