2Mbit/s高速七号信令链路终端板MTPL3子系统

摘要

一种用于2Mbit/s高速七号信令链路终端板系统的MTPL3硬件,包括:一高速处理器芯片,它含有时分串口、外部标志输出信号脚、跳转控制输入脚、芯片总线、用于与数字网络之间建立通信链路的一般串口、时钟信号脚和复位信号脚可编程逻辑器件;只读存储器以及静态存储器。支持该硬件的软件包括一实时操作系统平台,由上层和下层组成。采用本发明的MTPL3硬软件结构可完成MTPL3的消息处理和传输功能,以实现2Mbit/s的信令处理能力。

主权项

1.一种用于2Mbit/s高速七号信令链路终端板系统的MTP L3硬件，其特征在于，包括：一高速处理器(DSP)芯片，它含有用于与MTPL2之间建立通信链路的时分串口(TSP)、外部标志输出信号脚(XF)、跳转控制输入脚(BIO)、芯片总线(BUS)、用于与数字网络(DSN)之间建立通信链路的一般串口(SP)、时钟信号脚(CLK)和复位信号脚(RST)；可编程逻辑器件(PLD)；只读存储器(ROM)以及静态存储器(SRAM)；所述PLD通过相应的接口分别与DSP和SRAM的相应管脚以及DSN通道接口连接；所述MTP L3的DSP通过相应的接口分别与MTP L2的DSP和调试接口连接。