具有分级位线结构的半导体存储器件

摘要

一种半导体存储器包含半导体衬底(10)、许多子位线对(、^SBL11-SBL44、SBL44)、在子位线对之上的层上形成的主位线对(MBL1、MBL1)许多选择晶体管、与子位线对交叉的许多字线和许多存储单元。每个选择晶体管相应于一条子位线并具有与其连接的源/漏区(24)。在选择晶体管另一源/漏区(22)之上并与存储单元的存储节点(34)同层形成过渡层(32、44、48、52、56)。过渡层通过其下面的接触孔道(30)与选择晶体管的另一源/漏区连接。过渡层进一步通过在其上面的另一条接触孔道(36)与该主位线连接。

主权项

1.一种半导体存储器件，包括：硅衬底(10)；在上述的半导体衬底上形成的许多子位线对(SBL11、SBL11、SBL14、SBL14)；在位于上述的许多子位线对之上的层里沿着上述的许多子位线对形成的一个主位线对(MBL1、MBL1)；许多开关部分(Qa11-Qa14、Qb11-Qb14)，每个对应于上述的许多子位线对的一条和另一条子位线其中之一，连接在相应的子位线与上述的主位线对的一条和另一条主位线其中之一条主位线之间；在上述的半导体衬底上形成与上述的许多子位线对相交的许多字线(WL1-WL64)；相应于上述的许多子位线对和上述的许多字线的交点形成许多存储单元(MC)，每个与相应的子位线对的一条和另一条子位线其中之一条子位线连接并与相应的字线连接。上述的许多开关部分，每个包括选择晶体管(Qa11-Qa14、Qb11-Qb14)，形成在上述半导体衬底上并具有与相应的子位线连接的一个源/漏区；过渡层，与上述选择晶体管的另一个源/漏区和相应的主位线连接并形成在上述许多子位线对的层和上述主位线对的层之间。