发明名称 PROCESSOR BUS ARRANGEMENT
摘要 <p>Die Erfindung betrifft eine Prozessorbusanordnung mit mehreren Daten-Prozess-Einheiten, die jeweils mit einem als Bus vereinbarten Leitungssystem verbunden sind. Die erfindungsgemäße Lösung der £Aufgabenstellung besteht darin, dass der Bus Verbindungseinheiten und Bussegmente aufweist, wobei die Bussegmente über die Verbindungseinheiten zu dem Bus auftrennbar verbunden ist. Bei dieser erfindungsgemäßen Lösung ist gewährleistet, dass die Funktionseinheiten, die an den Bus angeordnet sind und ihren Informationsaustausch über den Bus betreiben, diesen Austausch unabhängig von anderen Funktionseinheiten tätigen können. Vielmehr können auch andere Funktionseineinheiten in weiteren Gruppierung einen eigenen Informationsaustausch über diesen Bus ebenfalls zeit-gleich ausführen. Während die Verbindungseinheiten die Funktion der definierten kombinatorischen Zusammenschaltung der Signalleitungen bewirken, stellen die Bussegmente die leitungsmäßigen Verbindungen zwischen den Verbindungseinheiten her. Hierbei wird gewährleistet, dass die Verbindungseinheit den Informationsaustausch mit beliebig vielen an ihr angeordneten Funktionseinheiten ausführt. Die Informationswege von einer Funktionseinheit kann durch Umschalten zu ausgewählten Funktionseinheiten, durch Aufschalten zu mehreren Funktionseinheiten gleichzeitig oder durch Überbrücken von unbeteiligten Funktionseinheiten geschalten werden. Die bevorzugte schaltungstechnische Realisierung der Verbindungseinheit erfolgt mittels Multiplexer.</p>
申请公布号 WO2002025455(A1) 申请公布日期 2002.03.28
申请号 DE2001003651 申请日期 2001.09.21
申请人 发明人
分类号 主分类号
代理机构 代理人
主权项
地址