| 主权项 |
1.一种模乘法器,用以处理一第一运算元和一第二运算元相对于一模数进行模乘法运算,其包含一指令,上述指令具有内部递回之内部乘加法运算和外部乘加法运算,其包括:一第一暂存装置,用以储存上述第一运算元,上述第一运算元系拆成具有固定长度之复数第一子段落;一第二暂存装置,用以储存上述第二运算元,上述第二运算元系拆成具有固定长度之复数第二子段落;一第三暂存装置,用以储存模乘法运算之参数;一多工装置,耦接于上述第一暂存装置、上述第二暂存装置和上述第三暂存装置,用以依据内部乘加法运算和外部乘加法运算之需要,依序由上述第一子段落、上述第二子段落和上述参数中选择第一乘法运算元和第二乘法运算元;一乘法装置,耦接于上述多工装置,用以计算上述第一乘法运算元和上述第二乘法运算元之乘积;以及一加法装置,耦接于上述乘法装置,在上述内部乘加法运算期间,根据上述乘积产生一中间値,在上述外部乘加法运算期间,根据上述乘积値和上述中间値,产生上述模乘法运算结果。2.如申请专利范围第1项所述之模乘法器,其中上述加法运算装置尚包括:一第一延迟元件,耦接于上述乘法装置,用以接收上述乘积之较低半部位元部分;一第二延迟元件,耦接于上述乘法装置,用以接收上述乘积之较高半部位元部分,上述第二延迟元件单元较上述第一延迟元件多一乘法时序;以及一加法器,耦接于上述第一延迟元件和上述第二延迟元件,并且接收上述中间値,用以执行加法运算。3.一种加密器,用以根据一模指数运算,利用一加密金钥对一明文进行加密,上述模指数运算系透过如申请专利范围第1或2项所述之模乘法器执行。4.一种解密器,用以根据一模指数运算,利用一解密金钥对一密文进行解密,上述模指数运算系透过如申请专利范围第1或2项所述之模乘法器执行。5.一种智慧卡,其包含一加/解密器,用以对于内部资料进行加密和解密之动作,上述加/解密器系根据一模指数运算,利用加密金钥和解密金钥进行加密和解密的动作,上述模指数运算系透过如申请专利范围第1或2项所述之模乘法器执行。6.一种模乘法器,用以处理一第一运算元和一第二运算元相对于一模数进行模乘法运算,上述模乘法运算包含一外部回圈和一内部回圈,上述内部回圈包含一指令,上述指令具有内部递回之内部乘加法运算和外部乘加法运算,其包括:一第一暂存装置,用以储存上述第一运算元,上述第一运算元系拆成具有固定长度之复数第一子段落,分别对应于上述外部回圈;一第二暂存装置,用以储存上述第二运算元,上述第二运算元系拆成具有固定长度之复数第二子段落,分别对应于上述上述内部回圈;一第三暂存装置,用以储存模乘法运算之第一参数和第二参数;一多工装置,耦接于上述第一暂存装置、上述第二暂存装置和上述第三暂存装置,用以依据内部乘加法运算和外部乘加法运算之需要,依序选择上述第一子段落和上述第一参数、以及上述第二子段落和上述第二参数中之一做为第一乘法运算元和第二乘法运算元;一乘法装置,耦接于上述多工装置,用以计算上述第一乘法运算元和上述第二乘法运算元之乘积;以及一加法装置,耦接于上述乘法装置,在上述内部乘加法运算期间,根据上述乘积产生一中间値,在上述外部乘加法运算期间,根据上述乘积値和上述中间値,产生上述模乘法运算结果;以及一控制器,用以送出一控制信号,控制上述多工装置之动作。7.如申请专利范围第6项所述之模乘法器,其中上述加法运算装置尚包括:一第一延迟元件,耦接于上述乘法装置,用以接收上述乘积之较低半部位元部分;一第二延迟元件,耦接于上述乘法装置,用以接收上述乘积之较高半部位元部分,上述第二延迟元件单元较上述第一延迟元件多一乘法时序;以及一加法器,耦接于上述第一延迟元件和上述第二延迟元件,并且接收上述中间値,用以执行加法运算。8.一种加密器,用以根据一模指数运算,利用一加密金钥对一明文进行加密,上述模指数运算系透过如申请专利范围第6或7项所述之模乘法器执行。9.一种解密器,用以根据一模指数运算,利用一解密金钥对一密文进行解密,上述模指数运算系透过如申请专利范围第6或7项所述之模乘法器执行。10.一种智慧卡,其包含一加/解密器,用以对于内部资料进行加密和解密之动作,上述加/解密器系根据一模指数运算,利用加密金钥和解密金钥进行加密和解密的动作,上述模指数运算系透过如申请专利范围第6或7项所述之模乘法器执行。图式简单说明:第1图表示本发明实施例之模乘法运算器的方块图。第2图表示在本发明实施中第一个次回圈内加法器运算时动作的示意图。第3图表示在本发明实施中第二个次回圈内加法器运算时动作的示意图。第4图表示利用本发明实施例中模乘法器实现RSA加/解密器的方块示意图。第5图表示利用本发明实施例所示之加/解密架构使用于智慧卡时之示意图。 |
