| 主权项 |
1.一种嵌入式记忆体(embedded memory)之自我对准金属矽化物层(self-aligned silicide, salicide)的制作方法,该制作方法包含有下列步骤:提供一半导体晶片,该半导体晶片之矽基底表面已定义有一记忆阵列区(memory array area)以及一周边电路区(periphery circuits region);于该记忆阵列区以及该周边电路区之该矽基底表面形成复数个闸极;于该半导体晶片表面全面形成一阻障层(barrierlayer),且该阻障层完全覆盖该记忆阵列区以及该周边电路区内之各该闸极;于该阻障层表面形成一介电层(dielectric layer),并使该介电层填满各该闸极之间的空隙;进行一化学机械研磨制程(chemical mechanical polishingprocess, CMP),利用覆盖于各该闸极表面之该阻障层作为制程终点(end-point),去除各该闸极上方之该介电层,以使残留于各该闸极之间的该介电层表面约略切齐于各该闸极表面;于该半导体晶片表面形成一光阻层,该光阻层至少覆盖住该记忆阵列区;利用该光阻层作为遮罩,进行一蚀刻制程去除该介电层以及该阻障层直至该矽基底表面;以及去除该光阻层以及覆盖于该记忆阵列区内之各该闸极顶部之该阻障层,并进行一自我对准金属矽化物制程以同时于该周边电路区内之各该闸极表面与各该闸极两侧之该基底表面以及于该记忆阵列区内之各该闸极表面形成该自我对准金属矽化物层。2.如申请专利范围第1项之方法,其中该光阻层覆盖于该周边电路区内不形成该自我对准金属矽化物层之区域。3.如申请专利范围第1项之方法,其中该记忆阵列区系用来制作一氮化物唯读记忆体(nitride read only memory, NROM)之金属氧化半导体(metaloxide semiconductor, MOS)电晶体。4.如申请专利范围第1项之方法,其中各该闸极皆包含有一侧壁子环绕于各该闸极两侧之侧壁。5.如申请专利范围第1项之方法,其中该阻障层系由氮氧化矽(silicon oxygennitride, SiON)所组成。6.如申请专利范围第1项之方法,其中该介电层系为一利用高密度电浆化学气相沉积(high-density plasma chemical vapor deposition)所形成的氧化矽层。7.如申请专利范围第1项之方法,其中该蚀刻制程包含下列二步骤:以该阻障层作为停止层,去除该周边电路区内预定形成该自我对准金属矽化物层区域之该介电层;以及去除该周边电路区内预定形成该自我对准金属矽化物层区域之该阻障层。8.如申请专利范围第1项之方法,其中该周边电路区之各该闸极两侧至少包含有一源极与汲极设于该矽基底中。9.如申请专利范围第1项之方法,其中该自我对准金属矽化物层系为一钛(titanium, Ti)、钴(cobalt, Co)或镍(nickel, Ni)等金属与矽所形成的金属矽化物层。图式简单说明:图一至图六为习知制作一嵌入式记忆体之金属矽化物层的方法示意图。图七至图十四为本发明制作一嵌入式记忆体之金属矽化物层的方法示意图。 |
