发明名称 PLURALITY OF MEMORY BUSSES ARRANGED IN A MULTIPROCESSOR SYSTEM
摘要 Die vorliegende Erfindung betrifft eine Datenverarbeitungsvorrichtung zur Ein- und Ausgabe, zum Speichern und zum Verarbeiten von Daten mit einer ersten und einer zweiten Zentraleinheit (1a, 1b) zum Verarbeiten der Daten, einem zentralen Arbeitsspeicher (3) zum Speichern der Daten, einem ersten Speicherbus (2a) zum Übertragen von Daten zwischen dem zentralen Arbeitsspeicher (3) und der ersten Zentraleinheit (1a) und einem zweiten Speicherbus (2b) zum Übertragen von Daten zwischen dem zentralen Arbeitsspeicher (3) und der zweiten Zentraleinheit (1b).
申请公布号 WO0122250(A3) 申请公布日期 2002.03.21
申请号 WO2000DE03298 申请日期 2000.09.21
申请人 SIEMENS AKTIENGESELLSCHAFT;HECHFELLNER, FRANZ;KUSKE, HORST 发明人 HECHFELLNER, FRANZ;KUSKE, HORST
分类号 G06F15/78;(IPC1-7):G06F15/80 主分类号 G06F15/78
代理机构 代理人
主权项
地址