| 发明名称 |
Anordnung zum Testen von integrierten Schaltkreisen |
| 摘要 |
Die Erfindung betrifft eine Anordnung zum Testen von integrierten Schaltkreisen, ein Testsystem (2), einen zu testenden Schaltkreis (1) und ein Verfahren zum Testen von Logikschaltkreisen, bei dem das Testsystem (2) einen programmierbaren algorithmischen Testvektorgenerator (4) enthält, der Testvektoren in Echtzeit generiert und diese zum zu testenden Schaltkreis (1) übertragen werden.
|
| 申请公布号 |
DE10041137(A1) |
申请公布日期 |
2002.03.21 |
| 申请号 |
DE20001041137 |
申请日期 |
2000.08.21 |
| 申请人 |
PHILIPS CORPORATE INTELLECTUAL PROPERTY GMBH |
发明人 |
FRAKAS, GEORG;GAPPISCH, STEFFEN |
| 分类号 |
G01R31/28;G01R31/3181;G01R31/3183;G01R31/3185;G01R31/319;H01L21/822;H01L27/04;(IPC1-7):G01R31/318;G01R31/318 |
主分类号 |
G01R31/28 |
| 代理机构 |
|
代理人 |
|
| 主权项 |
|
| 地址 |
|
