| 摘要 |
<p>본 발명에 의한 반도체 장치의 어드레스 버퍼 회로는 입력 어드레스 신호가 제1 전압 레벨을 가질 때 출력 노드로 전원전압을 공급하는 풀업 드라이버 수단과, 상기 칩선택신호의 제2 전압 레벨 및 입력 어드레스 신호의 제1 전압 레벨에서 각각 구동하여 상기 출력 노드로 접지전압을 공급하도록 병렬 접속된 제1 및 제2 풀다운 드라이버 수단과, 상기 출력 노드의 반전 신호와 상기 칩선택신호의 반전 신호를 입력으로 하여 상기 칩선택신호의 제2 전압 레벨에서 각 노드의 초기값을 설정하기 위한 스타트업 수단과, 상기 풀업 드라이버 수단의 소스로 제3 전압 레벨 및 제4 전압 레벨을 각각 전달하는 제1 및 제2 스위칭 수단과, 상기 스타트업 수단의 출력 신호를 입력으로 하여 상기 제1 스위칭 수단을 제어하는 제1 제어 수단과, 상기 출력 노드의 반전 신호와 상기 칩선택신호를 입력으로 하여 상기 칩선택신호의 제1 전위 레벨에서 입력 어드레스 신호의 전압 레벨에 따라 상기 제2 스위칭 수단을 제어하는 제2 제어 수단과, 상기 스타트업 수단의 출력 신호의 반전 신호 및 상기 제2 제어 수단의 출력 신호의 반전 신호를 각각 출력하는 제1 및 제2 출력 단자를 포함하여 이루어진 것을 특징으로 한다.</p> |
