| 摘要 |
<p>본 발명은 반도체 메모리소자의 커패시터 및 그 제조방법을 개시한다. 이에 의하면, 층간절연막의 매몰콘택홀을 거쳐 셀 패드에 전기적으로 연결되는 스토리지전극의 바 패턴을 사진식각공정에 의해 층간절연막 상에 형성하고, 스토리지전극 간의 전기적 분리를 보장하기 위해 추가로 오버에칭을 실시하고, 스토리지전극의 바 패턴의 양 측벽에 스토리지전극의 도전성 스페이서를 형성하고, 스토리지전극의 바 패턴과 도전성 스페이서 상에 유전막을 적층하고 유전막 상에 플레이트전극을 적층한다. 따라서, 본 발명은 스토리지전극의 바 패턴과 매몰콘택홀과의 부정합으로 인하여 매몰콘택홀 내의 스토리지전극이 일부분 노출되고 오버에칭에 의해 노출된 부분의 스토리지전극에 식각홈이 형성되더라도 도전성의 스페이서가 식각홈을 메우므로 스토리지전극 상의 유전막의 항복전압을 높인다. 또한, 유전막이나 플레이트전극의 형성을 위한 후속공정에서 스토리지전극의 바 패턴이 쓰러지지 않고, 스토리지전극의 바 패턴과 셀 패드와의 매몰콘택저항이 높아지지 않는다. 이는 반도체 메모리소자의 수율 향상을 가져온다.</p> |
