| 摘要 |
<p>본 발명은 반도체 소자의 금속배선 형성방법에 관한 것으로, 배선을 형성할 부위에 배선의 크기보다 크게 홈 형태로 절연막을 형성하고, 상기 홈에 의한 단차부위와 더불어 배선물질의 스텝커버리지를 이용함으로써 주어진 면적내에서 배선간의 피치 제한을 효과적으로 개선시킬 수 있으며, 배선의 증착 두께에 의하여 자유롭게 배선 폭을 결정하고, 미리 형성하는 홈의 깊이로 원하는 배선의 높이를 결정하므로 공정의 난이도를 매우 쉽게 가져갈 수 있고, 제조공정 수율 향상에 따른 원가 절감과 배선의 레이아웃 효율을 극대화시킬 수 있다.</p> |
