过采样处理电路及数－模转换器

摘要

本发明的目的在于,提供一种可以减小电路规模并能减低部件成本的过采样处理电路及数—模转换器。过采样处理电路,在结构上包含4个D型触发器10—1～10—4、4个乘法器12—1～12—4、3个加法器14—1～14—3、2个积分电路16—1、16—2。输入数据依次输入并保持在4个D型触发器内。各乘法器,在1个时钟周期的前一半和后一半用不同的乘数对一一对应的D型触发器的保持数据进行乘法处理,并由3个加法器将各乘法运算结果相加。进一步,由2个积分电路对该相加值进行2次数字积分处理。

主权项

1.一种过采样处理电路，其特征在于，备有：多个数据保持装置，分别保持按规定间隔输入的多个数字数据；多个乘法装置，输入由上述多个数据保持装置分别保持的上述数字数据，并在数据保持时间周期的前一半和后一半用不同的乘数进行乘法处理；加法装置，对上述多个乘法装置的各乘法运算结果进行累加处理；及积分处理装置，对上述加法装置的输出数据进行多次数字积分。