| 发明名称 | 单片集成的电感 | ||
| 摘要 | 本发明涉及一种单片集成的电感,它由一个用导电层(P1～P4)和绝缘层(I1～I3)构成的层序列组成,所述的导电层和绝缘层相互交替地上下错开叠放,其中如此地构造所述的导电层(P1～P4),使得它在一个可以装设GMR材料(WM,TB,HM)的中心区周围形成一种线圈形结构。 | ||
| 申请公布号 | CN1339826A | 申请公布日期 | 2002.03.13 |
| 申请号 | CN01125744.X | 申请日期 | 2001.08.21 |
| 申请人 | 因芬尼昂技术股份公司 | 发明人 | A·贝尼迪克斯;G·布劳恩;H·菲舍;B·克莱恩;S·屈尼 |
| 分类号 | H01L27/01;H01F17/00 | 主分类号 | H01L27/01 |
| 代理机构 | 中国专利代理(香港)有限公司 | 代理人 | 程天正;张志醒 |
| 主权项 | 1.单片集成的电感，包括多个相互交替的导电层(P1～P4)和绝缘层(I1～I3)、以及穿过所述绝缘层(I1～I3)把所述导电层(P1～P4)相互连接起来的触点(K21，K32，K43)，-其中所述的导电层(P1～P4)和绝缘层(I1～I3)被上下错开地叠放，且所述的绝缘层(I1～I3)被构造成全平面的，-其中在每个导电层(P1～P3)内，另外还用一种附加的绝缘层来代替中心区(M1～M4)和与该中心区相关的边缘区(R1～R4)，-其中位于相继的导电层(P1～P4)内的边缘区(R1～R4)被还相互错位，以及-其中位于相继的导电层(P1～P4)之间的所述触点(K21，K32，K43)总是在这些导电层之间被放置在靠近所述边缘区(R1～R4)的区域，其特征在于：在所述的中心区(M)内设有一种用构成MRAM单元的GMR材料(WM，TB，HM)进行填充的沟槽。 | ||
| 地址 | 联邦德国慕尼黑 | ||