| 主权项 |
1.一种中断控制器,包含:接收中断要求讯号的导体,各个中断要求讯号系能够表示一中断要求;一记忆体,该记忆体包括能够储存与该等中断要求讯号有关之资讯的位置;一暂存器,该暂存器系可写入来确认一用于扫描的第一组位置和一第二组位置;及扫描该第一组位置搜寻中断要求及不扫描该第二组位置搜寻中断要求的控制逻辑。2.如申请专利范围第1项所述之中断控制器,其中,该第一组位置包含一邻块的位置。3.如申请专利范围第1项所述之中断控制器,其中,该资讯包含中断要求状态资讯。4.如申请专利范围第1项所述之中断控制器,其中,该控制逻辑读取该第一组位置来侦测该等中断要求,该中断控制器更包含:一个在该控制逻辑侦测到其中一个中断要求时通知一微处理器的介面电路。5.一种方法,包含:接收中断要求讯号,各中断要求讯号能够表示一中断要求;指派记忆位置来储存有关于该等中断要求讯号的资讯;把确认一组要被扫描之记忆位置的扫描资讯储存;及扫描该组记忆位置来侦测该等中断要求并且不扫描其余的记忆位置。6.如申请专利范围第5项所述之方法,其中,该扫描包含:横越一邻块的位置。7.如申请专利范围第5项所述之方法,其中,该扫描包含:读取该组位置来侦测该等中断要求;及当其中一个中断要求被侦测到时通知一微处理器。8.一种中断控制器,包含:具有一个用于接收一外部中断要求讯号之输入接脚的一部件;位于该部件内部以产生一内部中断要求讯号的中断产生逻辑;位于该部件内部并且包括一记忆位置的一记忆体;及位于该部件内部以选择地储存该内部中断要求讯号或该外部中断要求讯号之中断资讯于该记忆位置的多工逻辑。9.如申请专利范围第8项所述之中断控制器,其中,该中断产生逻辑包含:储存一値的一宣称暂存器;及根据该値来产生该内部中断要求讯号的宣称逻辑。10.如申请专利范围第9项所述之中断控制器,其中,该値可以由一个在该部件外部的装置所改变。11.如申请专利范围第8项所述之中断控制器,其中,该中断产生逻辑接收至少一个外部中断要求讯号。12.如申请专利范围第8项所述之中断控制器,其中,该内部中断要求讯号包含一SMI中断要求讯号。13.如申请专利范围第8项所述之中断控制器,更包含:一个当所储存之资讯之讯号表示一中断要求时把该中断资讯传送至一微处理器的介面电路。图式简单说明:第1图系习知之电脑系统的方块图。第2图系第1图之中断控制器之改方向表项目的示意描述。第3图系本发明一实施例之电脑系统的方块图。第4图系本发明一实施例之中断控制器的方块图。第5图系描绘第4图之中断控制器之中断讯号之对映的示图。第6图系描绘由第4图之中断控制器所使用之扫描顺序的表。第7图系第4图之主控制单元的方块图。第8,9,10,11和12图系第7图之监视器电路之电路的示意图。第13图系第7图之表存取电路之电路的示意图。 |
