| 主权项 |
1.一种降低一半导体晶片上一氮化矽侧壁子与一基底间应力的方法,该半导体晶片表面上包含有该基底,一闸极(gate)设于该基底之上,一顶保护层(caplayer)设于该闸极之上,以及一矽氧侧壁子设于该闸极以及该顶保护层之侧壁周围,该方法包含有下列步骤:于该半导体晶片表面形成一介电层,并覆盖于该闸极之上,其中该介电层系由与该矽氧侧壁子相同之材料构成;进行一回蚀刻(etch back)制程,以去除部份之该介电层以及部份之该矽氧侧壁子;以及于该顶保护层侧壁周围形成该氮化矽侧壁子;其中该氮化矽侧壁子系设于该介电层之表面上,以避免该氮化矽侧壁子与该基底间产生过大之应力。2.如申请专利范围第1项之方法,其中该矽氧侧壁子以及该介电层皆由二氧化矽所构成。3.如申请专利范围第1项之方法,其中该方法于形成该介电层之前另包含有一利用该矽氧侧壁子作为罩幕之离子布植(ion implantation)制程,用来形成一源极(source)或汲极(drain)。4.如申请专利范围第1项之方法,其中该方法于进行该回蚀刻制程之前另包含有一化学机械研磨(chemical mechanical polishing, CMP)制程。5.如申请专利范围第1项之方法,其中该顶保护层系由氮化矽(silicon nitride)所构成。6.一种可以降低氮化矽侧壁子与一半导体基底间应力之位元线(bitline)或字元线(word line)制作方法,该半导体基底上包含有一闸极,且该闸极之上包含有一顶保护层,该方法包含有下列步骤:于该半导体基底表面形成一介电层,并覆盖于该闸极之上;进行一回蚀刻制程,以去除部份之该介电层,并使该电层表面约略与该闸极以及该顶保护层间之界面切齐;以及于该顶保护层侧壁周围形成一侧壁子,完成该字元线或该位元线之制作。7.如申请专利范围第6项之方法,其中该闸极以及该顶保护层之侧壁周围另设有一矽氧侧壁子。8.如申请专利范围第7项之方法,其中该矽氧侧壁子以及该介电层皆由二氧化矽所构成。9.如申请专利范围第7项之方法,其中该方法于形成该介电层之前另包含有一利用该矽氧侧壁子作为罩幕之离子布植制程,用来形成一源极或汲极。10.如申请专利范围第6项之方法,其中该方法于进行该回蚀刻制程之前另包含有一化学机械研磨(CMP)制程。11.如申请专利范围第6项之方法,其中该顶保护层系由氮化矽所构成。12.如申请专利范围第6项之方法,其中该侧壁子系由氮化矽所构成。图式简单说明:图一至图四为习知制作闸极之侧壁子的方法示意图。图五至图八为本发明方法制作闸极之侧壁子的方法示意图。 |
