| 主权项 |
1.一种积体电路制造之制程包含:在第一柔性基体上构成至少薄膜电晶体之一部份;在第二柔性基体上构成一内联结构;将第一柔性基体与第二柔性基体叠层一起,因此将薄膜电晶体与内联结构成电内联。2.如申请专利范围第1项之制程,其中之薄膜电晶体包含一闸极,闸极介电质,一半导体,一源极及一汲极。3.如申请专利范围第2项之制程,其中之全部薄膜电晶体系在第一体上形成。4.如申请专利范围第2项之制程,其中之薄膜装置之闸极,闸极介电质,半导体,系在第一基体上形成,薄膜装置之源极及汲极在第二基体上形成。5.如申请专利范围第4项之制程,其中之半导体系有机半导体。6.如申请专利范围第4项之制程,其中之半导体为一无机半导体。图式简单说明:图1为在第一基体上形成之薄膜电晶体,及在第二基体上形成之内联结构之剖面图。图2为在一柔性基体上构成之叠层薄膜电晶体之平面图。 |
