| 主权项 |
1.一种编程一记忆体的方法,该编程一记忆体的方法包含下列步骤:提供一具有一源极/汲极区之半导体底材,其中,该源极/汲极区之间系藉由一预定编程区予以区隔;形成一介电层于该半导体底材上;形成一导电层于该介电层上;形成且定义一光阻层于位在该源极/汲极区之该导电层上,以曝露位于该预定编程区之该导电层的表面;藉由该光阻层当成一罩幕,且以一具有一活化电子能量之光源对该预定编程区进行照射,以编程该记忆体;与移除该光阻层。2.如申请专利范围第1项所述之编程一记忆体的方法,其中上述之预定编程区包含一通道。3.如申请专利范围第1项所述之编程一记忆体的方法,其中上述之介电层包含一电荷捕获层。4.如申请专利范围第3项所述之编程一记忆体的方法,其中上述之电荷捕获层包含一氮化矽。5.如申请专利范围第1项所述之编程一记忆体的方法,其中上述之光源包含一紫外光。6.如申请专利范围第1项所述之编程一记忆体的方法,其中上述之活化电子能量约为3eV至9eV。7.一种唯读记忆体的编程方法,该唯读记忆体的编程方法包含下列步骤:提供一具有一源极/汲极区之半导体底材,其中该源极/汲极区之间系藉由一通道予以区隔;形成一第一绝缘层于该半导体底材上;形成一电荷捕获层于该第一绝缘层上;形成一第二绝缘层于该电荷捕获层上;形成一导电层于该第二绝缘层上:形成且定义一光阻层于该导电层上,并曝露位于该通道上之该导电层的部分表面;藉由该光阻层当成一罩幕,且以一具有一活化电子能量约为3eV至9eV之光源对该通道进行照射,以编程该唯读记忆体;与移除该光阻层。8.如申请专利范围第7项所述之唯读记忆体的编程方法,其中上述之通道包含一预定编程区。9.如申请专利范围第7项所述之唯读记忆体的编程方法,其中上述之半导体底材包含一第一电性。10.如申请专利范围第7项所述之唯读记忆体的编程方法,其中上述之源极/汲极区包含一第二电性。11.如申请专利范围第7项所述之唯读记忆体的编程方法,其中上述之第一绝缘层的形成方法包含一沉积法。12.如申请专利范围第7项所述之唯读记忆体的编程方法,其中上述之第一绝缘层的材质包含一氧化矽。13.如申请专利范围第7项所述之唯读记忆体的编程方法,其中上述之电荷捕获层的形成方法包含一沉积法。14.如申请专利范围第7项所述之唯读记忆体的编程方法,其中上述之电荷捕获层的材质包含一氮化矽。15.如申请专利范围第7项所述之唯读记忆体的编程方法,其中上述之第二绝缘层的形成方法包含一沉积法。16.如申请专利范围第7项所述之唯读记忆体的编程方法,其中上述之第二绝缘层的材质包含一氧化矽。17.如申请专利范围第7项所述之唯读记忆体的编程方法,其中上述之导电层的形成包含一沉积法。18.如申请专利范围第7项所述之唯读记忆体的编程方法,其中上述之导电层的材质包含一多晶矽。19.如申请专利范围第7项所述之唯读记忆体的编程方法,其中上述之光源包含一紫外光。20.如申请专利范围第7项所述之唯读记忆体的编程方法,其中上述之唯读记忆体系藉由该光源照射于该预定编程区内以进行一编程制程。21.一种氮化物唯读记忆体的形成方法,该氮化物唯读记忆体的形成方法包含下列步骤:提供一具有第一电性之半导体底材;形成复数个具有第二电性之源极/汲极区于该半导体底材中,其中,该复数个源极/汲极区之间分别藉由一通道予以区隔;沉积一第一氧化矽层于该半导体底材上,以形成一第一绝缘层;沉积一氮化矽层于该第一氧化矽层上,以形成一电荷捕获层;沉积一第二氧化矽层于该氮化矽层上,以形成一第二绝缘层;沉积一多晶矽层于该第二氧化矽层上,以形成一导电层;形成且定义复数个光阻层于位在该复数个源极/汲极区之该多晶矽层上,并曝露位于该复数个通道之该多晶矽层的部分表面,以形成复数个预定编程区;藉由该复数个光阻层当成复数个罩幕,且以一紫外光对该复数个预定编程区进行照射,以编程该氮化物唯读记忆体;与移除该复数个光阻层,以形成该氮化物唯读记忆体。22.如申请专利范围第21项所述之氮化物唯读记忆体的形成方法,其中上述之紫外光的能量约为3eV至9eV。图式简单说明:第一A图与第一B图为传统编程氮化物唯读记忆体之记忆胞的结构剖面图;第二A图与第二B图系为根据本发明之第一较佳实施例中,以高能量光编程唯读记忆体的制程剖面图;与第三A图与第三B图系为根据本发明之第二较佳实施例中,藉由紫外光的照射以编程氮化物唯读记忆体的制程剖面图。 |
