| 主权项 |
1.一种包括具有高度电迁移抗性及操作寿命的镶 嵌金属线之铜导体金属线或通孔,包含: 一绝缘体或电介体具有一开口于其中系呈金属线 、通孔及/或镶嵌线形式; 一第一黏着促进/导电障壁层衬垫材料于通孔内部 ; 一第一导电层于第一黏着促进作用导电障壁层衬 垫材料层上,该第一导电层具有预定截面积且具有 电迁移抗性; 一第二黏着促进作用/导电障壁衬垫层于第一导电 层上;以及 一软性低电阻金属中心形成线或通孔。2.如申请 专利范围第1项之铜导体金属线或通孔,其中该金 属中心为铜。3.如申请专利范围第2项之铜导体金 属线或通孔,其中第一及第二黏着促进作用导电障 壁层衬垫为钽、钨及其氮化物。4.如申请专利范 围第3项之铜导体金属线或通孔,其中第一导电层 为Ag,Cu,Al,其Al合金,CuIn,CuSn或AlCu。5.一种多层电子 组件,具有包括铜线、通孔及/或镶嵌线之互连金 属化体,该电子组件包含: 一绝缘体或电介体具有一开口于其中系呈金属线 、通孔及/或镶嵌线形式; 一第一黏着促进/导电障壁层衬垫材料于通孔内部 ; 一第一导电层于第一黏着促进作用导电障壁层衬 垫材料层上,该第一导电层具有预定截面积且具有 电迁移抗性; 一第二黏着促进作用/导电障壁衬垫层于第一导电 层上;以及 一软性低电阻金属中心形成线或通孔。6.如申请 专利范围第5项之多层电子组件,其中该金属中心 为铜。7.如申请专利范围第6项之多层电子组件,其 中第一及第二黏着促进作用导电障壁层衬垫为钽 、钨及其氮化物。8.如申请专利范围第7项之多层 电子组件,其中第一导电层为Ag,Cu,Al,其Al合金,CuIn, CuSn或AlCu。9.一种制造具有高度电迁移抗性之铜导 体线、通孔及/或镶嵌线之方法,该方法包含: 形成一绝缘体或电介体于一基材上; 形成一个呈金属线、通孔及/或镶嵌线形式的开口 于绝缘体内部; 施用一第一黏着促进/导电障壁衬垫材料层于开口 内部; 施用一第一导电层于第一黏着促进作用导电障壁 层衬垫材料层上,第一导电层具有预定的截面积且 具有电迁移抗性; 形成一第二黏着促进/导电障壁衬垫层于第一导电 层上;以及 施用一种软性低电阻金属于第二黏着促进作用/障 壁层上且填补形成线或通孔的开口。10.如申请专 利范围第9项之方法,其中软性低电阻金属为铜。11 .如申请专利范围第10项之方法,其中第一及第二黏 着促进作用导电障壁层衬垫为钽、钨及其氮化物 。12.如申请专利范围第11项之方法,其中第一导电 层为Ag,Cu,Al,Al合金,CuIn,CuSn或AlCu。13.一种制造具有 高度电迁移抗性且含铜导体线、通孔及/或镶嵌金 属线之多层电子组件之方法,该方法包含: 一介电层逐层形成多层电子组件; 形成开口于介电层,该开口系呈线、通孔及/或镶 嵌金属线形式; 施用一第一黏着促进/导电障壁衬垫材料层于开口 内部; 施用一第一导电层于第一黏着促进作用导电障壁 层衬垫材料层上,第一导电层具有预定的截面积且 具有电迁移抗性; 施用一第二黏着促进/导电障壁衬垫层于第一导电 层上;以及 施用一软性低电阻金属填补该开口且形成线或通 孔。14.如申请专利范围第13项之方法,其中软性低 电阻金属为铜。15.如申请专利范围第14项之方法, 其中第一及第二黏着促进作用导电障壁层衬垫为 钽、钨及其氮化物。16.如申请专利范围第15项之 方法,其中第一导电层为Ag,Cu,Al,Al合金,CuIn,CuSn或 AlCu。图式简单说明: 图1A为本发明之铜导体线之剖面图。 图1B为先前技术之铜导体线之剖面图。 图2A显示本发明之带有单一镶嵌互连线及栓扣(通 孔)之多层电子组件之剖面图。 图2B显示先前技术之带有单一镶嵌互连线及栓扣( 通孔)之多层电子组件之剖面图。 图3A显示本发明之含多层电子组件之电子互连双 重镶嵌线之剖面图。 图3B显示先前技术之含多层电子组件之电子互连 双重镶嵌线之剖面图。 |
