| 主权项 |
1.一种沟式DMOS电晶体胞,包含: 第一导电性型之一基体; 在基体上之一主体区,主体区具有第二导电性型; 至少一沟,延伸穿过主体区及基体; 一绝缘层,此衬垫于沟中,绝缘层包含第一及第二 部份在一介面处相互接触,第一部份具有层厚度大 于第二部份,及介面位于主体区之下界线上方之一 深度处; 一导电性电极,在沟中,覆盖绝缘层;及 第一导电性型之一源区,在主体区中,邻接该沟。2. 如申请专利范围第1项所述之DMOS电晶体胞,另包含 一汲电极,置于基体之一表面上,与主体区相对。3. 如申请专利范围第1项所述之DMOS电晶体胞,其中,该 绝缘层为氧化物层。4.如申请专利范围第1项所述 之DMOS电晶体胞,其中,该导电性电极包含多晶矽。5 .如申请专利范围第1项所述之DMOS电晶体胞,其中, 该介面位于主体区之上及下界线间之一深度处。6 .如申请专利范围第1项所述之DMOS电晶体胞,其中, 该导电性电极包含一层多晶矽及矽化物。7.一种 沟式DMOS电晶体结构,此包含多个构式DMOS电晶体胞 构制于第一导电性型之基体上,个别构式DMOS电晶 体胞各包含: 在基体上之一主体区,主体区具有第二导电性型; 至少一沟,延伸穿过主体区及基体; 一绝缘层,此衬垫于沟中,绝缘层包含第一及第二 部份在一介面处相互接触,第一部份具有层厚度大 于第二部份,及介面位于主体区之下界线上方之一 深度处; 一导电性电极,在沟中,覆盖绝缘层;及 第一导电性型之一源区,在主体区中,邻接该沟。8. 如申请专利范围第7项所述之DMOS电晶体结构,另包 含一汲电极,置于基体之一表面上,与主体区相对 。9.如申请专利范围第7项所述之DMOS电晶体结构, 其中,该绝缘层为氧化物层。10.如申请专利范围第 7项所述之DMOS电晶体结构,其中,该导电性电极包含 多晶矽。11.如申请专利范围第7项所述之DMOS电晶 体结构,其中,该介面位于主体区之上及下界线间 之一深度处。12.如申请专利范围第7项所述之DMOS 电晶体结构,其中,该导电性电极包含一层多晶矽 及矽化物。13.如申请专利范围第7项所述之DMOS电 晶体结构,其中,构式DMOS电晶体胞之至少之一具有 一封闭胞构形。14.如申请专利范围第7项所述之 DMOS电晶体结构,其中,构式DMOS电晶体胞之至少之一 具有一开放胞构形。15.一种用以制造沟式DMOS之方 法,包括步骤: 提供一物件,包含第一导电性型之一基体及第二导 电性型之一主体区,该物件具有一沟延伸穿过主体 区及基体沉积一绝缘层于沟中,绝缘层包含第一及 第二部份在一介面处相互接触,第一部份具有层厚 度大于第二部份,及介面位于主体区之下界线上方 之一深度处; 构制一导电性电极于沟中;及 构制第一导电性型之一源区于主体区中。16.如申 请专利范围第15项所述之方法,其中,沉积该绝缘层 ,俾该介面位于主体区之上及下界线间之一深度处 。17.如申请专利范围第15项所述之方法,其中,沉积 绝缘层及构制导电性电极之步骤包括步骤: 沉积一第一绝缘层; 沉积一第一导电性体极层; 蚀刻第一绝缘层之一部份,以形成该绝缘层之第一 及第二部份;及 沉积一第二导电性电极层于第一导电性电极层上, 第一及第二导电性电极层形成该导电性电极。图 式简单说明: 图1为普通DMOS电晶体之断面图。 图2显示使用双闸结构之另一普通DMOS电晶体之断 面图。 图3为依本发明构制之DMOS电晶体之一实施例之断 面图。 图4为一模拟,显示当施加于闸极及源极间之反向 偏压为10V及4.5V时,图3所示之DMOS电晶体之通电阻。 |
