发明名称 APPARATUS FOR DATA INTERFACE OF INTER PROCESSOR IN COMMUNICATION SYSTEM
摘要 <p>시분할된 데이타를 송수신하는 통신 시스템내의 프로세서들간의 데이타를 송수신하는 데이타 정합장치에 관한 것이다. 상기 데이타 정합장치는 비지단자, 인에이블신호단자, 어드레스단자 및 데이타단자를 각각 가지는 제1, 제2입출력포트를 가지고 있으며, 상기 두 개의 입출력포트중 하나의 입출력포트로 데이타가 억세스시 또다른 입출력포트의 비지신호를 활성화시키는 듀얼포트메모리와; 상기 제1입출력포트에 접속되며, 프레임 동기신호, 전송클럭 및 시스템 클럭의 입력에 응답하여 매 채널에서 소정의 주기를 갖는 인히비트 에리어 구간 신호를 발생함과 동시에 상기 듀얼포트메모리의 제1입출력포트를 인에이블시키는 제어신호를 발생하여 PCM 데이타를 상기 듀얼포트메모리로 억세스하고, 상기 인히비트 에리어 구간 이외의 구간 데이타응답신호를 활성화시키는 제어로직과, 상기 제어로직에 접속되어 상기 듀얼포트메모리를 억세스하기 위한 제어신호를 출력하며, 상기 데이타응답신호의 활성화에 응답하여 상기 듀얼포트메모리를 억세스하는 중앙처리장치와, 상기 듀얼포트메모리의 제2입출력포트에 접속되어 있으며, 상기 해당 입출력포트의 비지신호가 활성화 시에 상기 듀얼포트메모리를 억세스하는 디지탈 시그날 프로세서를 포함하여 구성된다.</p>
申请公布号 KR100326124(B1) 申请公布日期 2002.03.07
申请号 KR19990037465 申请日期 1999.09.03
申请人 null, null 发明人 오재찬
分类号 H04Q1/30 主分类号 H04Q1/30
代理机构 代理人
主权项
地址