| 摘要 |
<p>액세스속도의 뱅크간 차를 발생시키지 않고, 패드 사이의 간격을 좁혀 칩 사이즈를 축소할 수 있는 반도체장치를 제공한다. 각각 복수의 메모리어레이 (도 1 의 101) 와, 배치의 대칭성이 요구되는 증폭회로, 구동회로 등으로 이루어지는 제 1 주변회로소자군 (도 1 의 102) 과, 배치의 대칭성이 요구되지 않는 입출력회로, 논리회로 등으로 이루어지는 제 2 주변회로소자군 (도 1 의 103) 과, 패드 (도 1 의 104) 를 포함하는 센터본딩구조의 반도체장치에 있어서, 복수의 제 2 주변회로소자군을 패드의 배열에 대하여 한쪽 편에 형성한다.</p> |
