| 主权项 |
1.一种制作金属闸极(metal gate)上之多晶矽电阻(poly resistor)的方法,系包含: (a)同时形成虚置闸极(dummy gate structure)与多晶矽电 阻于半导体基板上,其中所述之半导体基板上已制 作完汲/源极区域; (b)沈积一层介电层,并使用化学机械研磨方式进行 回蚀刻步骤,使所述介电层的厚度与所述虚置闸极 和多晶矽电阻相同; (c)形成一光阻于所述多晶矽电阻上; (d)除去所述虚置闸极,形成一闸极开口(gate opening); (e)沈积高介电常数之介电层于所述闸极开口中作 为闸极介电层; (f)沈积闸极金属层于所述半导体基板之上方; (g)将位于所述介电层上之所述闸极金属层除去,完 成所述金属闸极(metal gate)之制作。2.如申请专利 范围第1项所述之制作金属闸极上之多晶矽电阻的 方法,其中所述光阻系为负光阻。3.如申请专利范 围第1项所述之制作金属闸极上之多晶矽电阻的方 法,其中所述光阻系为正光阻。4.如申请专利范围 第1项所述之制作金属闸极上之多晶矽电阻的方法 ,其中所述之闸极介电层系为氮化矽(Si3N4)。5.如申 请专利范围第1项所述之制作金属闸极上之多晶矽 电阻的方法,其中所述之闸极介电层系为氧化鎝(Ta 2O5)。6.如申请专利范围第1项所述之制作金属闸极 上之多晶矽电阻的方法,其中所述之闸极金属层系 包含阻障层(barrier layer)与金属层(metal layer)。7.如 申请专利范围第7项所述之制作金属闸极上之多晶 矽电阻的方法,其中所述之阻障层系为氮化钛(TiN) 。8.如申请专利范围第7项所述之制作金属闸极上 之多晶矽电阻的方法,其中所述之金属层系为金属 钨(W)。9.如申请专利范围第7项所述之制作金属闸 极上之多晶矽电阻的方法,其中所述之金属层系为 金属铝(Al)。10.如申请专利范围第1项所述之制作 金属闸极上之多晶矽电阻的方法,其中所述之除去 闸极金属层系使用化学机械研磨方式(chemical mechanical polished;CMP)。11.如申请专利范围第1项所述 之制作金属闸极上之多晶矽电阻的方法,其中所述 之同时形成虚置闸极与多晶矽电阻于半导体基板 上系包含: (a)先后沈积氧化矽、掺杂多晶矽层和矽化金属层 于所述半导体基板上; (b)于所述氧化矽、所述掺杂多晶矽层和所述矽化 金属层中定义出所述虚置闸极与所述多晶矽电阻; (c)形成间隙壁于所述虚置闸极与所述多晶矽电阻 之两侧。12.一种制作T-型闸极(T-shape gate)上之多晶 矽电阻(poly resistor)的方法,系包含: (a)同时形成虚置闸极(dummy gate structure)与多晶矽电 阻于半导体基板上,其中所述之半导体基板上已制 作完汲/源极区域; (b)沈积一层介电层,并使用化学机械研磨方式进行 回蚀刻步骤,使所述介电层的厚度与所述虚置闸极 和多晶矽电阻相同; (c)形成一光阻于所述多晶矽电阻上; (d)除去所述虚置闸极,形成一闸极开口(gate opening); (e)沈积高介电常数之介电层于所述闸极开口中作 为闸极介电层; (f)沈积闸极金属层于所述半导体基板之上方; (g)使用微影方式于所述闸极金属层中定义出T-型 闸极位置; (h)除去除了T-型闸极位置外之闸极金属层,完成金 属闸极(metal gate)之制作。13.如申请专利范围第12 项所述之制作T-型闸极上之多晶矽电阻的方法,其 中所述光阻系为正光阻。14.如申请专利范围第12 项所述之制作T-型闸极上之多晶矽电阻的方法,其 中所述光阻系为负光阻。15.如申请专利范围第12 项所述之制作T-型闸极上之多晶矽电阻的方法,其 中所述之闸极介电层系为氮化矽(Si3N4)。16.如申请 专利范围第12项所述之制作T-型闸极上之多晶矽电 阻的方法,其中所述之闸极介电层系为氧化鎝(Ta2O5 )。17.如申请专利范围第12项所述之制作T-型闸极 上之多晶矽电阻的方法,其中所述之闸极金属层系 包含阻障层(barrier layer)与金属层(metal layer)。18.如 申请专利范围第17项所述之制作T-型闸极上之多晶 矽电阻的方法,其中所述之阻障层系为氮化钛(TiN) 。19.如申请专利范围第17项所述之制作T-型闸极上 之多晶矽电阻的方法,其中所述之金属层系为金属 钨(W)。20.如申请专利范围第17项所述之制作T-型闸 极上之多晶矽电阻的方法,其中所述之金属层系为 金属铝(Al)。21.如申请专利范围第12项所述之制作T -型闸极上之多晶矽电阻的方法,其中所述之除去 除T-型闸极位置外之闸极金属层,系使用非等向性 蚀刻。22.如申请专利范围第12项所述之制作T-型闸 极上之多晶矽电阻的方法,其中所述之同时形成虚 置闸极与多晶矽电阻于半导体基板上系包含: (a)先后沈积氧化矽、掺杂多晶矽层和矽化金属层 于所述半导体基板上; (b)于所述氧化矽、所述掺杂多晶矽层和所述矽化 金属层中定义出所述虚置闸极与所述多晶矽电阻; (c)形成间隙壁于所述虚置闸极与所述多晶矽电阻 之两侧。图式简单说明: 图一A为习知技艺中形成电晶体之制程剖面图。 图一B为习知技艺中除去虚置闸极结构之制程剖面 图。 图一C为习知技艺中沈积阻障层及金属层之制程剖 面图。 图一D为习知技艺中经回蚀刻后形成金属闸极之制 程剖面图。 图一E为习知技艺中形成光阻作定义出T-型闸极之 制程剖面图。 图一F为习知技艺中形成T-型闸极之制程剖面图。 图二A为本发明实施例中形成虚置闸极与多晶矽电 阻之制程剖面图。 图二B为本发明实施例中除去虚置闸极结构并使用 光阻保护多晶矽电阻之制程剖面图。 图二C为本发明第一实施例中沈积阻障层及金属层 之制程剖面图。 图二D为本发明第一实施例中经回蚀刻后形成金属 闸极之制程剖面图。 图二E为本发明第二实施例中形成光阻作定义出T- 型闸极之制程剖面图。 图二F为本发明第二实施例中形成T-型闸极之制程 剖面图。 |
