| 主权项 |
1.一种形成一积体电路之方法,含有下列步骤:在一个半导体主体上面形成一层电介质层;在该电介质层蚀刻多条沟道;在该电介质层上面形成一层图案层,该图案层是会曝露该等沟道;在使用该图案层之沟道形成一层铜层;移除该图案层;及将该铜层化学机械抛光。2.如申请专利范围第1项之方法,进一步含有下列步骤:在该电介质层和该半导体主体上面,包含在该等沟道内,形成一层障壁层;在形成该图案层之前,于该障壁层上面形成一层铜种子层;及在移除该图案层步骤之后,但是在该化学机械抛光步骤之前,移除该障壁层部分和该铜种子层部分。3.如申请专利范围第2项之方法,其中移除该障壁层部分和该铜种子层部分之步骤是使用该铜层来作为一个掩膜。4.如申请专利范围第2项之方法,其中形成该铜层之步骤是含有电镀方式。5.如申请专利范围第4项之方法,其中是调整该电镀处理俾使其扩散是限制在一个比较紧密间隔区域(atighterpitch area)。6.如申请专利范围第2项之方法,其中形成该铜层之步骤是含有化学沈积。7.如申请专利范围第6项之方法,其中是调整该化学沈积俾使其扩散是限制在一个比较紧密间隔区域。8.如申请专利范围第1项之方法,其中形成该铜层之步骤是含有物理气态沈积。9.如申请专利范围第1项之方法,其中是从一个用来蚀刻多条沟道之电介质沟道图案以抽离出该图案。图式简单说明:图1A-1E系图示一种习知铜金属镶嵌处理方法之截面图;及图2A-2G系图示一种依照本发明,在各种制造阶段,之铜金属镶嵌处理方法截面图。 |
