| 主权项 |
1.一种积体电路,包含:一支持体,具有相对侧;一空间光调变器,系形成在该支持体之一侧上;一处理器,系形成在该支持体之另一侧上;以及一导体,通过该支持体来电耦合该调变器和该处理器。2.如申请专利范围第1项之积体电路,其中该空间光调变器系使用矽上液晶技术来形成。3.如申请专利范围第1项之积体电路,其中该支持体系由一半导体材料所形成。4.如申请专利范围第1项之积体电路,其中该支持体系由一电绝缘体所形成。5.如申请专利范围第1项之积体电路,其中该积体电路包括多数之导体,形成为介电材料绝缘之贯穿孔,从该支持体之一对侧到该支持体之另一对侧延伸。6.如申请专利范围第1项之积体电路,包括一外部散热,耦合至该支持体之该等侧之一。7.如申请专利范围第1项之积体电路,包括延伸通过该支持体之多数导电贯穿孔,在该调变器中之多数平面镜垫以及在该处理器中之多数导电垫,该等贯穿孔之各个接触一在该支持体之一侧上之该空间光调变器中的平面镜垫,并接触在该支持体之另一侧上之一金属垫。8.如申请专利范围第1项之积体电路,包括多数之焊接隆起物在该处理器上,用来作成外部装置之电接点。9.如申请专利范围第1项之积体电路,包括一透明导电层和一液晶层,一电接触形成通过该空间光调变器至该导电层。10.如申请专利范围第1项之积体电路,包括一孔洞形成完全通过该支持体而形成一管状壁、一介电材料层形成在该壁上以及一导电层形成在该孔洞内,以致该介电材料层夹在该导电层和该支持体之间,一平面镜垫形成与该导电层电接触,该平面镜垫形成部份之该空间光调变器。11.如申请专利范围第1项之电路,其中该等电容器自完全延伸通过该支持体之绝缘金属贯穿孔形成。12.如申请专利范围第11项之电路,其中该等贯穿孔之一系一固态金属插塞。13.一种积体电路,包含:一晶粒,具有相对侧;一空间光调变器,系形成在该晶粒之一侧上;一处理器,系形成在该晶粒之另一侧上;以及一绝缘导体,从一对侧至另一对侧延伸且形成一用于该空间光调变器之电容器。14.如申请专利范围第13项之积体电路,其中该积体电路包括多数之导体,形成为介电材料绝缘之贯穿孔,从该晶粒之一对侧到该晶粒之另一对侧延伸。15.如申请专利范围第13项之积体电路,包括延伸通过该晶粒之多数金属贯穿孔,在该调变器中之多数平面镜垫以及在该处理器中之多数导电垫,该等贯穿孔之各个电接触一在该晶粒之一侧上之该空间光调变器中的平面镜垫,并电接触一在该晶粒之另一侧上之导电垫。16.如申请专利范围第13项之积体电路,包括一孔洞形成完全通过该晶粒而形成一管状壁,一介电材料层形成在该壁上以及一金属层形成在该孔洞内,以致该介电材料层夹在该导电层和该晶粒之间,一平面镜垫形成在该金属层上,该平面镜垫形成部份之该空间光调变器。17.如申请专利范围第13项之积体电路,其中该支持体包括一半导体。18.如申请专利范围第13项之积体电路,其中该支持体包括一绝缘体。19.一种用于耦合微处理器以及空间光调变器之方法,包含:形成一处理器在一积体电路晶粒之一侧上;形成一空间光调变器在该积体电路晶粒之另一侧上;以及通过该晶粒电耦合该调变器和该处理器。20.如申请专利范围第19项之方法,其中电耦合包括形成完全延伸通过该晶粒之孔洞。图式简单说明:第1图系一半导体支持体被蚀刻而形成一渠沟阵列在该支持体之顶侧上的放大横截面图;第2图系第1图所形成之该等渠沟在经氧化之后的放大横截面图;第3图系第2图所示之该等经氧化渠沟在被金属化并以内层介电材料层和金属化层覆盖之后的放大横截面图;第4图系第3图所示之该支持体被穿透而形成多数之完全延伸通过该支持体的孔洞之后,该支持体的放大横截面图;第5图系第4图所示之实施态样之该等横向穿过之孔洞氧化后的放大横截面图;第6图系第5图所示之实施态样之该等孔洞被金属化后的放大横截面图;第7图系第6图所示之实施态样之该等被金属化之孔洞被表面金属化和抛光后的放大模截面图;以及第8图系根据本发明之一实施态样完成之积体电路的放大横截面图。 |
