| 主权项 |
1.一种半导体积体电路装置,包含: 一基体,该基体具有一外延层; 一电阻元件,该电阻元件系形成于该外延层的第一 区域上;及 一主动元件,该主动元件系形成于该外延层的第二 区域上, 该第一和第二区域分别包含第一和第二台面式区 域, 该第一区域具有至少一个由第一与第二相互相对 侧壁所形成的第一电极及一个由第三与第四相互 相对侧壁所形成的第二电极, 该第一电极的第一和第二侧壁系与该第一台面式 区域的侧壁成一关系以致于该第一与第二侧壁之 每一者系在该第一台面式区域的向内方向上从该 第一台面式区域之侧壁的假想延伸部偏离, 该第二电极的第四侧壁系与该第一台面式区域的 侧壁成齐平的关系。2.如申请专利范围第1项所述 之半导体积体电路装置,其中,该第一区域包括一 具有第一和第二相互相对边缘的假图型在该第一 电极与该第二电极之间,以致于当在与该外延层之 主表面垂直的方向上看时,该第一边缘与该第一电 极的第二侧壁一致及以致于该第二边缘与该第二 电极之第三侧壁的一部份一致。3.如申请专利范 围第2项所述之半导体积体电路装置,其中,该假图 型系在与该外延层的表面分隔下被形成于该外延 层的表面之上。4.如申请专利范围第2项所述之半 导体积体电路装置,其中,该假图型系由一个包括 该第二边缘的外周缘边缘形成,该假图型更具有一 个由一第三边缘形成的开孔,该第三边缘在与该外 延层之主表面垂直之方向看时系与该第一侧壁一 致。5.如申请专利范围第2项所述之半导体积体电 路装置,其中,该假图型形成一封闭环状图型于该 第一区域中,以致于该环状图型系由一个包括作为 其之一部份之第二边缘的外周缘边缘和一个包括 作为其之一部份之第一边缘的内周缘边缘形成。6 .一种半导体积体电路装置,包含: 一基体,该基体具有一外延层; 一电阻元件,该电阻元件被形成于该外延层的第一 区域上; 一主动元件,该主动元件被形成于该外延层的第二 区域上,该第一和第二区域分别包含第一和第二台 面式区域; 一假图型,该假图型系设置于该第一台面式区域之 上以致于该假图型包括一个或更多个与一形成该 第一台面式结构之台面式侧壁分隔的开孔; 一第一电极,该第一电极系对应于该开孔来被设置 于该外延层上;及 一第二电极,该第二电极系设置于该外延层上,于 该假图型的外部。7.如申请专利范围第6项所述之 半导体积体电路装置,其中,该假图型包含一位于 该外延层之上且与该外延层之表面分隔的金属图 型,该第二电极具有一与该开孔之形状一致的形状 ,且其中,该第二电极具有一对应于该假图型之外 周缘形状的形状。8.如申请专利范围第6项所述之 半导体积体电路装置,其中,该第二电极系由一从 该台面式侧壁延续出来之侧壁表面形成。9.如申 请专利范围第6项所述之半导体积体电路装置,致 包含另一假图型在该开孔内部,该另一假图型具有 另一开孔,以致于该另一假图型系与该开孔的内边 缘分隔,该外延层更具有一对应于该另一开孔的第 三电极。10.一种半导体积体电路装置,包含: 一基体,该基体具有一外延层; 一电阻元件,该电阻元件被形成于该外延层的第一 区域上; 一主动元件,该主动元件被形成于该外延层的第二 区域上,该第一和第二区域分别包含第一和第二台 面式区域; 一假图型,该假图型被设置于该第一台面式区域之 上以致于该假图型在一个或更多个位置延伸越过 该第一台面式区域的横向边界; 一第一电极,该第一电极系设置于该第一台面式区 域上,在该假图型的第一侧;及 一第二电极,该第二电极系设置于该第一台面式区 域上,在该假图型的第二相对侧, 该假图型形成一封闭环状图型。11.如申请专利范 围第10项所述之半导体积体电路装置,其中,该主动 元件包含一具有该外延层作为基极层的异双极性 电晶体。12.如申请专利范围第10项所述之半导体 积体电路装置,其中,该假图型具有实质上与该异 双极性电晶体之射极电极之成分与厚度相同的成 分与厚度。13.一种制作半导体积体电路装置的方 法,包含如下之步骤: 连续地形成一半导体层和一第一金属层于一基极 层上,该基极层系外延地形成于一基体上; 连续地定以该第一金属层和该半导体层图型俾形 成一双极性电晶体于该基极层的第一区域中及一 假图型于该基极层的第二区域上,以致于该双极性 电晶体包含一从该半导体层形成的射极层和一从 该金属层形成的射极电极及以致于该假图型包含 一从该半导体层形成的假射极层和一从该金属层 形成的假射极电极; 沉积一第二金属层于该基极层上俾可在使用该第 一区域中之射极电极作为一自我对准光罩及使用 该第二区域中之假射极电极作为一自我对准光罩 时覆盖该第一和第二区域;及 在使用具有一对应于该第一区域之第一光罩开孔 和一对应于该第二区域之第二光罩开孔的光罩时, 形成一第一台面式结构于该第一区域中和一第二 台面式结构于该第二区域中。14.如申请专利范围 第13项所述之方法,其中,形成该假图型的步骤系被 处理以致于一隔离电极图型系在该第二金属层被 形成时形成于该第二区域内的基极层上以致于该 隔离电极图型系在与该台面式结构分隔下形成于 该第二台面式结构内部。15.如申请专利范围第14 项所述之方法,其中,形成该假图型的步骤系被处 理以致于一个或更多个开孔系形成于该假图型内 。16.如申请专利范围第14项所述之方法,其中,形成 该假图型的步骤系被处理以致于数个同心的环状 图型系被形成。图式简单说明: 第1A和1B图是为显示习知半导体积体电路装置之结 构的图示; 第2A和2B图是为显示在第1A和1B图之半导体积体电 路装置之制程中所使用之光罩的图示; 第3A-3C图是为显示第1A和1B图之半导体积体电路装 置之可行之改良的图示; 第4A-4C图是为显示第3A-3C图之半导体积体电路之问 题的图示; 第5A-5C图是为显示本发明第一实施例之半导体积 体电路装置之结构的图示; 第6A-6E图是为显示该第一实施例之半导体积体电 路装置之制程的图示; 第7A-7C图是为显示本发明第二实施例之半导体积 体电路装置之结构的图示; 第8A和8B图是为显示本发明第三实施例之半导体积 体电路装置之结构的图示; 第9A和9B图是为显示本发明第四实施例之半导体积 体电路装置之结构的图示;及 第10A-10D图是为显示本发明第五实施例之半导体积 体电路装置之结构的图示。 |
