| 主权项 |
1.一种控制管线逻辑之架构,系将多个指令重叠起 来,根据每一个阶段的输入决定流动路径,包括有: 复数个组合式逻辑元件,系负责执行部分的输入信 号,每一个组合式逻辑元件之输入与输出端分别连 结一正反器; 一随机杂讯产生器,系产生随机杂讯去模拟输入流 入组合式逻辑元件; 一活动位元,表现出活动与不活动状态、用以控制 组合逻辑元件接受真实输入或是强迫接受随机杂 讯; 藉由上述构件组合成复数个资料流通路径;当没有 输入流入控制管线逻辑之内,随机杂讯产生器将产 生随机杂讯,而活动位元将迫使组合逻辑元件接收 随机杂讯为选择的输入,始终维持控制管线逻辑于 活动状态者。2.如申请专利范围第1项所述之控制 管线逻辑之架构,其中该正反器系用以决定资料的 流动状态。3.如申请专利范围第1项所述之控制管 线逻辑之架构,其中该随机杂讯系以组合式逻辑元 件之时脉讯号频率以及电力消耗为输入因数所产 生。4.如申请专利范围第1项所述之控制管线逻辑 之架构,其中该控制管线逻辑尚未决定资料流至哪 一路径前,资料将流至所有可行的路径;一旦决定 了路径,流至错误路径的资料将随即被终止传送。 图式简单说明: 图一A系为逻辑复杂度与成本之关系曲线图; 图一B系为逻辑复杂度与组织尝试之关系曲线图; 图二系为本发明之控制管线逻辑之概念示意图; 图三系为图二决定资料流通路线之示意图; 图四系为状态机与控制管线逻辑执行所需之时脉 示意图; 图五系为控制管线逻辑于有输入流入逻辑内,组合 逻辑元件之信号接收状态示意图; 图六系为控制管线逻辑于无输入流入逻辑时,组合 逻辑元件之信号接收状态示之图。 |
