| 主权项 |
1.一种具有差动放大器(10)之积体半导体电路,包含 两个输入电晶体(T1,T2),一电流源(30)及一负载元件( 20),具有下列特征; -至少该输入电晶体(T1,T2)中之一具有NMOS型而且配 置在P导电性型之基体(Sp)的P导电性型井部(Wp),具 有汲极端(D)之第一区(n1)及具有源极端(S)之第二区 (n2)配置在该井部(Wp); -该井部(Wp)具有井部端(B),而且和该基体(Sp)电气绝 缘; -该井部端(B)连接到该源极端(S)。2.如申请专利范 围第1项之积体半导体电路,其中: 该基体(Sp)具有基体端(SA),其连接到用该积体电路 之固定参考地电位(GND)端。3.如申请专利范围第1 或2项之积体半导体电路,其中该差动放大器容纳 在该积体电路之输入接收器的电路装置,及 -该输入电晶体(T1)中之一的闸极端(G)连接到用于 该输入接收器之输入信号(1)端。图式简单说明: 第1图表示差动放大器之基本结构; 第2图表示第1图之NMOS输入电晶骿的横剖面图示; 第3图表示具有绝缘输入电晶体之差动放大器结构 图示;及 第4图是第3图之绝缘NMOS输入电晶体的横剖面图示 。 |
