| 摘要 |
<p>본 발명은 캐패시터 형성시에 고집적화에 따른 공정마진을 확보하여 스토리지 콘택과 플레이트 전극 사이에서 쇼트(short)가 발생되는 것을 방지할 수 있는 반도체 메모리 소자의 제조방법을 개시한다. 개시된 본 발명에 따르면, 상부에 캐패시터용 콘택홀이 구비된 층간절연막이 형성되고, 콘택홀의 측벽에 절연막 스페이서가 형성된 반도체 기판이 제공된다. 콘택홀이 매립되도록 층간절연막 상에 폴리실리콘막이 형성되고, 이어, 폴리실리콘막 상에 코어산화막이 형성된 다음, 코어산화막 및 폴리실리콘막이 식각되어 스토리지 콘택이 형성된다. 그 다음, 식각된 코어산화막 및 폴리실리콘막의 측벽에 폴리실리콘막 스페이서가 형성되고, 그리고, 폴리실리콘막 스페이서의 측벽에 절연막으로 이루어진 버퍼용 스페이서가 형성된다. 그리고나서, 코어산화막이 제거된 후, 버퍼용 스페이서가 제거되어 스토리지 전극이 형성된다. 본 발명에 있어서, 코어산화막은 PSG막으로 형성되며, 버퍼용 스페이서는 코어산화막에 비하여 식각선택비가 낮은 물질, 예컨대, 열산화막, 고열산화막과 같은 산화막 계열의 절연막으로 형성되거나, 옥시나이트라이드막과 같은 질화막 계열의 절연막으로 형성된다.</p> |
